存储器wyPPT课件

1、存储器wy1 第四章第四章 存存 储储 器器 10.2610.26 存储器wy2 4.1 4.1 现代高档微机系统的存储器现代高档微机系统的存储器 体系结构体系结构 现代高档微机系统中，存储器技术的发展始终是以现代高档微机系统中，存储器技术的发展始终是以 实现低成本、大容量和高速度为其追求目标，而用单实现低成本、大容量和高速度为其追求目标，而用单 一工艺制造的半导体存储器往往难以同时满足这三方一工艺制造的半导体存储器往往难以同时满足这三方 面的要求。为解决这一矛盾、提高存储器系统的性能，面的要求。为解决这一矛盾、提高存储器系统的性能， 目前高档微机系统普遍采用以下结构来组织整个存储目前高档微机

2、系统普遍采用以下结构来组织整个存储 器系统：器系统： 分级存储器结构分级存储器结构 虚拟存储器结构虚拟存储器结构 存储器wy3 4.1.1 4.1.1 分级存储器结构分级存储器结构 分级存储器结构示意图分级存储器结构示意图 CPUCPU 内内 部部 寄寄 存存 器器 高速缓冲存高速缓冲存 储器储器( (Cache)Cache) 内内 存存 储储 器器 外外 存存 储储 器器 容量增容量增 速度、位价格减速度、位价格减 高速缓存高速缓存的引入，把慢速的内的引入，把慢速的内 存当高速内存来使用。存当高速内存来使用。 4.1.2 4.1.2 虚拟存储器结构虚拟存储器结构 虚拟存储器技术虚拟存储器技术

3、是在内存是在内存 与外存之间引入相应的硬件与外存之间引入相应的硬件 和软件，把大容量的外存当和软件，把大容量的外存当 大容量的内存来使用。大容量的内存来使用。 存储器wy4 4.2 4.2 半导体存储器的分类与选用原则半导体存储器的分类与选用原则 5.2.1 5.2.1 半导体存储器的分类半导体存储器的分类 5.2.2 5.2.2 存储器芯片的选用原则存储器芯片的选用原则 存储器wy5 4.2.1 4.2.1 半导体存储器的分类半导体存储器的分类 ROM的类型的类型 RAM的类型的类型 掩模掩模ROM PROM EPROM E2PROM Flash ROMFlash ROM SRAM 保持电源

4、 DRAM 刷新 IRAM 自带刷新 NVRAM RAM+ROM 半导体存储半导体存储 器从器从功能和功能和 应用应用角度主角度主 要有两大类要有两大类: : 存储器wy6 Flash ROM的特点的特点: : 兼具有兼具有EEPROM、SRAM和和DRAM的优点：的优点： 速度高、密度大；非易失；速度高、密度大；非易失； 内含命令、状态寄存器，可在线编程；内含命令、状态寄存器，可在线编程； 可整片可整片/ /按扇区按扇区/ /按页面按页面/ /按字节擦写；按字节擦写； 有数据保护、保密能力。有数据保护、保密能力。 Flash ROM的应用：的应用： 主板、显卡主板、显卡BIOSBIOS 移动

5、存储器移动存储器 MP3MP3播放器播放器 数码相机、摄像机存储卡数码相机、摄像机存储卡 嵌入式、便携式系统电子盘嵌入式、便携式系统电子盘 存储器wy7 4.2.2 4.2.2 存储器芯片的选用原则存储器芯片的选用原则 1. ROM与与RAM的选用的选用 2. ROM类型的选用类型的选用 3. RAM类型的选用类型的选用 4. 芯片型号的选用芯片型号的选用 掩模掩模ROM PROM EPROM E2PROM Flash ROM SRAM 高速缓存 DRAM 内存条内存条 4个层面个层面 存储器wy8 4.3 4.3 存储器芯片和存储条的接口特性存储器芯片和存储条的接口特性 了解存储芯片的接口特

6、性了解存储芯片的接口特性, ,实质上就是要了解它有实质上就是要了解它有 哪些与哪些与CPUCPU总线相关的信号线，以及这些信号线相总线相关的信号线，以及这些信号线相 互间的定时关系；在此基础上互间的定时关系；在此基础上, ,进而弄清楚这些信号进而弄清楚这些信号 线与线与CPUCPU的三大总线应如何连接。的三大总线应如何连接。 存储器wy9 4.3.1 4.3.1 各类存储芯片的接口共性各类存储芯片的接口共性 1. 1.各类存储器芯片的通用引脚各类存储器芯片的通用引脚 从与从与CPUCPU接口的特性看，各类存储器芯片除电源线和地线外，一般接口的特性看，各类存储器芯片除电源线和地线外，一般 都有以

7、下四类外部引脚信号线：都有以下四类外部引脚信号线： 用于选择存储用于选择存储 器存储单元器存储单元 用于向存储器用于向存储器 芯片写入或从芯片写入或从 存储器芯片读存储器芯片读 出数据出数据 用于选择存用于选择存 储器芯片储器芯片 用于控制存储用于控制存储 器芯片中数据器芯片中数据 的读出或写入的读出或写入 存储器芯片的通用引脚存储器芯片的通用引脚 A A0 0 A A1 1 A An n D D0 0 D D1 1 D Dm m 地址线地址线 OE OE WEWE 数数 据据 线线 读允许读允许 片选片选 写允许写允许 CSCS ROM ,PROM EPROM: 只有只有OE; FLASH

8、, EEPROM : 输出允许输出允许OE，写允许，写允许WE ; SRAM : 输出允许输出允许OE，写允许，写允许WE;或仅有或仅有WE，0：写；：写；1读。读。 存储器 wy10 2. 2. 与与CPUCPU的连接特性的连接特性 不匹配不匹配 4 4类接口类接口 信号线信号线 数据线数据线 地址线地址线 片选线片选线 读/写控制线 直连 直连 地址地址 译码器译码器 DBDB 低位低位 高位高位 ABAB 匹配 直连 等待产生电路等待产生电路 CB相应线 CPU 关键：高低位关键：高低位 ABAB如何划分如何划分 根据译码方式的不同，可有三种常用片选控制方法： 1、线选法 2、全译码法

9、3、局部译码法 存储器 wy11 4.3.2 DRAM4.3.2 DRAM接口的特殊性接口的特殊性 DRAMDRAM在原理和结构上与在原理和结构上与SRAMSRAM有很大不同：有很大不同： 1. DRAM1. DRAM芯片的接口特殊性芯片的接口特殊性 DRAMDRAM是靠电荷存储器件是靠电荷存储器件( (或电容或电容) )存储信息，由存储信息，由 于电容存在漏电现象，不停电也会导致信息丢失。于电容存在漏电现象，不停电也会导致信息丢失。 DRAMDRAM芯片集成度高，存储容量大，为节省外部芯片集成度高，存储容量大，为节省外部 引脚，其地址输入一般采用两路复用锁存方式。引脚，其地址输入一般采用两路

10、复用锁存方式。 故与故与CPUCPU接口时表现出更多的特殊性：接口时表现出更多的特殊性： n 需定时动态刷新；需定时动态刷新； n 地址线要采用二路复用。地址线要采用二路复用。 存储器 wy12 2164芯片芯片64K1位：位： n4个个N行行N列矩阵。列矩阵。 2727=128128； nRAS CAS兼做片选；兼做片选； n数据线数据线2线单向；线单向； n地址线二路复用；地址线二路复用； n一次刷新一次刷新4128单元；单元； （RAS = 0, CAS = 1 ） 存储器 wy13 DRAMDRAM读写简化电读写简化电 路示意图：路示意图： RAMADSEL 数据数据 选择器选择器 L

11、S245 21648 A0 A7 MEMW RAS0 CAS0 A0A7 LS158 B A S DR A8A15 D0D1 D8 ADDSEL D0 D1 D7 MEMR AB E WE RAS CAS 8片2164形成64K。 LS158二选一数据选择器； LS245总线驱动器； 读写过程：读写过程： nRAS有效，有效，ADDESEL=0, LS158的的A口导通，口导通， 锁存到锁存到2164行锁存器行锁存器 nCAS有效，有效，ADDESEL=1, LS158的的B口导通，口导通， 锁存到锁存到2164列锁存器；列锁存器； n MEMW 实现读写；实现读写； 存储器 wy14 2.

12、2. DRAMDRAM存储条及其接口特性存储条及其接口特性 微机系统中使用的内存都是将多片微机系统中使用的内存都是将多片DRAMDRAM芯片塑芯片塑 封在一个长条型印刷电路板上的封在一个长条型印刷电路板上的DRAMDRAM内存条，以便内存条，以便 于减小体积、扩充容量和更换模块。内存条有以下三于减小体积、扩充容量和更换模块。内存条有以下三 种结构种结构: : SIMM（Single In-Line Memory Module） DIMM（Dual In-Line Memory Module） RIMM（Rambus In-Line Memory Module） 存储器 wy15 q DRAM

13、DRAM存储条实物样例存储条实物样例 q 各类内存条接口特性及安装规则各类内存条接口特性及安装规则 ( (a) 168a) 168线线256256MB SDRAMMB SDRAM内存条内存条 ( (b) 184b) 184线线256256MB DDR SDRAMMB DDR SDRAM内存条内存条 存储器 wy16 4.4 4.4 主存储器系统的构成原理主存储器系统的构成原理 存储器结构的确定存储器结构的确定 单体？多体？单体？多体？ 存储器芯片的选配存储器芯片的选配 存储器接口的设计存储器接口的设计 关键关键 用存储器芯片构成存储器系统，用存储器芯片构成存储器系统，三项任务：三项任务： 存储

14、器 wy17 4.4.1 4.4.1 存储器结构的确定存储器结构的确定 在微机系统中，为能支持多种数据宽度操在微机系统中，为能支持多种数据宽度操 作，存储器一般都按字节编址，以字节为单位作，存储器一般都按字节编址，以字节为单位 构成。所以：构成。所以： 对对8 8位微机，用单体结构位微机，用单体结构 对对1616位微机，用双体结构位微机，用双体结构 对对3232位微机，用位微机，用4 4体结构体结构 存储器 wy18 1. 1. 双体存储器结构示例（双体存储器结构示例（8028680286存储器）存储器） A0A23 BHE 80286 D0D15 地址地址 锁存器锁存器 A1A23 A0 B

15、HE 地址总线地址总线 D0D7 D8D15数据总线数据总线 偶数存储体偶数存储体 奇数存储体奇数存储体 存储器 wy19 2. 82. 8体存储器结构示例（体存储器结构示例（PentiumPentium存储器）存储器） Pentium A3A31 D0D63 地址地址 锁存器锁存器 存 储 体 0 存 储 体 1 存 储 体 2 存 储 体 7 数据收数据收/ / 发驱动器发驱动器 A3A31 D0D7D16D23 D56 D63 D8D15 D0D63 BE7 BE2 BE1 BE0 存储器 wy20 4.4.2 4.4.2 存储器芯片的选配存储器芯片的选配 位扩展位扩展 字扩展字扩展 字

16、位扩展字位扩展 存储器芯片的选配包括芯片的选择和组配存储器芯片的选配包括芯片的选择和组配 两方面。其中，存储器芯片的组配又包括：两方面。其中，存储器芯片的组配又包括： 存储器 wy21 通过位扩展，满足（通过位扩展，满足（8 8位）字长要求。位）字长要求。 地地 址址 总总 线线 A A0 0 A A9 9 1 1K K1 1位位 7 6 5 4 3 2 1 0 0 D D D D D D D D7 7 D D6 6 D D5 5 D D D D D D D D4 4 D D3 3 D D2 2 D D1 1 D D0 0 D D D D A A0 0 A A9 9 CSCS WEWE 数数

17、据据 总总 线线 地址、片选、读地址、片选、读/ /写控制线并连写控制线并连 数据线分连数据线分连 等效的等效的1 1K K8 8位位 芯片芯片 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 例如例如，用，用1 1K K1 1位芯片组成位芯片组成1 1KBKB存储器的位存储器的位 扩展设计如下：扩展设计如下： 存储器 wy22 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 通过字扩展，满足字数（地址单元数）要求。通过字扩展，满足字数（地址单元数）要求。 例如例如，用，用1 1K K8 8位的芯片（或芯片组）构成的位的芯片（或芯片组）构成的 4 4KBKB存储器的字扩展设计如下：

18、存储器的字扩展设计如下： CS Y0 Y1 Y2 Y3 译码器译码器 WE D0 7 8 10 A0 9 A10 A11 4K8位芯片位芯片 D0 7 WE A0 9 CS 1K8位位 (3#) D0 7 WE A0 9 CS 1K8位位 (2#) D0 7 WE A0 9 CS 1K8位位 (1#) D0 7 WE A0 9 CS 1K8位位 (0#) 字扩展方法：字扩展方法： 地址线、数据线、读地址线、数据线、读/ /写等控制线并连写等控制线并连 片选线分连片选线分连 存储器 wy23 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 当存储芯片的字长和存储单元数均不能当存储芯片的字长

19、和存储单元数均不能 满足存储器系统的要求时，就需要进行满足存储器系统的要求时，就需要进行字字 位全扩展。位全扩展。包括两方面设计：包括两方面设计： 位扩展设计位扩展设计 字扩展设计字扩展设计 存储器 wy24 【例例】 用四片用四片1K1K4b4b的的RAMRAM芯片芯片21142114，组成，组成2K2K8b8b的存储。的存储。 存储器 wy25 实际上就是要解决存储器同实际上就是要解决存储器同CPUCPU三大总线的三大总线的 正确连接与时序匹配问题。而重点又是在地址分正确连接与时序匹配问题。而重点又是在地址分 配的基础上实现地址译码。配的基础上实现地址译码。 1.1.存储器片选控制方法存储

20、器片选控制方法 2.2.存储器接口设计举例存储器接口设计举例 4.4.3 4.4.3 存储器接口设计存储器接口设计 存储器 wy26 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 低位地址线直接接片内地址，将余下的高位地低位地址线直接接片内地址，将余下的高位地 址线分别作为芯片的片选信号。址线分别作为芯片的片选信号。 1. 1.存储器存储器 片选控制片选控制 方法方法 A A0 0A A10 10 2 2KBKB (0)(0) 1111 A A0 0A A10 10 A A11 11 A A0 0A A10 10 2 2KBKB (1)(1) A A0 0A A10 10

21、2 2KBKB (3)(3) A A0 0A A10 10 2 2KBKB (2)(2) A A12 12 A A13 13 A A14 14 CSCSCSCSCSCSCSCS A A15 15 用于片选的地址线用于片选的地址线( (A A14 14 A A11 11) )在每次寻址时 在每次寻址时只只 能有一位有效能有一位有效，不允许同时有多位有效，因此，不允许同时有多位有效，因此， 存储空间的利用率低。存储空间的利用率低。 存储器 wy27 译译 码码 器器 A A0 0A A10 10 2 2KBKB (0)(0) 1111 A A0 0A A10 10 A A0 0A A10 10 2

22、 2KBKB (1)(1) A A0 0A A10 10 2 2KBKB (7)(7) A A11 11 A A15 15 中任中任 三根三根 CSCS CSCSCSCS 部分高端地址线未参与译码，也存在地址重叠部分高端地址线未参与译码，也存在地址重叠 和地址不连续问题，一般在线选法不够用，而又和地址不连续问题，一般在线选法不够用，而又 不需要全部地址空间时使用，以简化译码电路。不需要全部地址空间时使用，以简化译码电路。 对余下高位地址总线中的一部分进行译码，译对余下高位地址总线中的一部分进行译码，译 码输出作为各存储器芯片的片选控制信号。码输出作为各存储器芯片的片选控制信号。 线选法线选法

23、局局 部部 译码法译码法 全全 局局 译码法译码法 1. 1.存储器存储器 片选控制片选控制 方法方法 存储器 wy28 与前两种译码方法相比，存储空间利用率最高且译出的与前两种译码方法相比，存储空间利用率最高且译出的 地址连续，不存在地址重叠问题，但译码电路最复杂。地址连续，不存在地址重叠问题，但译码电路最复杂。 对余下高位地址总线全部译码，译码输出作为各对余下高位地址总线全部译码，译码输出作为各 存储器芯片的片选控制信号。存储器芯片的片选控制信号。 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 无论是局部译码还是全译码，译码方案既可采用无论是局部译码还是全译码，译码方案

24、既可采用门电路门电路 译码、译码、译码器芯片译码器芯片译码，还可采用译码，还可采用PROMPROM芯片芯片译码等。译码等。 1. 1.存储器存储器 片选控制片选控制 方法方法 译译 码码 器器 A A0 0A A12 12 8 8KBKB (0)(0) 1313 A A0 0A A12 12 A A0 0A A12 12 8 8KBKB (1)(1) A A0 0A A12 12 8 8KBKB (3)(3) A A13 13 A A15 15 CSCS CSCSCSCS Y Y0 0 Y Y1 1 Y Y3 3 Y Y4 4Y Y7 7 存储器 wy29 2. 2.存储器接口设计举例存储器接

25、口设计举例 例例4.2 4.2 试用试用27322732EPROMEPROM芯片为某芯片为某8 8位微机系统位微机系统 ( (地址总线宽度为地址总线宽度为2020位位) )构建一个构建一个3232KBKB的程序存储器，的程序存储器， 要求存储器地址范围为要求存储器地址范围为F8000HF8000H至至FFFFFHFFFFFH。 分析：分析：27322732为为4 4K K8 8位的位的EPROMEPROM芯片。此例不必芯片。此例不必 进行位扩展，但要进行字扩展进行位扩展，但要进行字扩展, ,即用即用8 8片片27322732芯片将芯片将 存储器字数扩展到存储器字数扩展到3232K K个。个。

26、关键是在地址分配的基础上确定译码方案关键是在地址分配的基础上确定译码方案 存储器 wy30 解：（解：（1 1）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表 容量分配容量分配芯片芯片地址范围地址范围 4 4KBKB2732-12732-1F8 000F8 000F8 FFF HF8 FFF H 4 4KBKB2732-22732-2F9 000F9 000F9 FFF HF9 FFF H 4 4KBKB2732-32732-3FA 000FA 000FA FFF HFA FFF H 4 4KBKB2732-42732-4FB 000FB 000FB FFF HFB FFF H 4

27、 4KBKB2732-52732-5FC 000FC 000FC FFF HFC FFF H 4 4KBKB2732-62732-6FD 000FD 000FD FFF HFD FFF H 4 4KBKB2732-72732-7FE 000FE 000FE FFF HFE FFF H 4 4KBKB2732-82732-8FF 000FF 000FF FFF HFF FFF H 存储器 wy31 外译码外译码( (选片选片) ) 译码译码 允许允许 译码译码 输入输入 内译码内译码( (选单元选单元) ) A19 A18 A17 A16 A15 A19 A18 A17 A16 A15 A14

28、A13 A12A14 A13 A12 ROM(1)ROM(1) ROM(2)ROM(2) ROM(3)ROM(3) ROM(4)ROM(4) 000000FFFFFF A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM(5)ROM(5) ROM(6)ROM(6) ROM(7)ROM(7) ROM(8)ROM(8) 000000FFFFFF 000000FFFFFF 000000FFFFFF 000000FFFFFF 000000FFFFFF 000000FFFFFF 000000FFFFF

29、F ( (全全0 0到全到全1) 1) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 （2 2）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表 存储器 wy32 (3) (3) 确定译码电路确定译码电路 片选译码电路片选译码电路 1 A12A12 A13A13 A14A14 A15A15 A16A16 A17A17 A18A18 A19A19 1K1K +5V+5V C C

30、B B G G2A2A G G1 1 A A Y0Y0 Y1Y1 Y2Y2 Y3Y3 Y4Y4 Y5Y5 Y6Y6 Y7Y7 F8000F8000F8FFFHF8FFFH F9000F9000F9FFFHF9FFFH FA000FA000FAFFFHFAFFFH FB000FB000FBFFFHFBFFFH FC000FC000FCFFFHFCFFFH FD000FD000FDFFFHFDFFFH FE000FE000FEFFFHFEFFFH FF000FF000FFFFFHFFFFFH 74LS138 A19 A18 A17 A0 BHE M/IO = 110 10 1 CSM1=0 ，M1

31、选中M0无效; A19 A18 A17 A0 BHE M/IO = 110 00 1 CSM0= CSM1=0 ，M0,M1同时选中; A19 A18 A17 A16 A15 A14 A1 A0 = 1 1 0 A16 A0 = C000H DFFFH 偶数地址偶数地址 M0地址范围 奇数地址奇数地址 M1地址范围 存储器 wy40 4.5 4.5 高速缓存器（高速缓存器（Cache)Cache)基本原理基本原理 Cache Cache是为了把由是为了把由DRAMDRAM组成的大容量内组成的大容量内 存储器都看作是高速存储器而设置的小容存储器都看作是高速存储器而设置的小容 量局部存储器量局部存

32、储器, ,一般由高速一般由高速SRAMSRAM构成构成。 CacheCache的有效性是利用了程序对存储器的的有效性是利用了程序对存储器的 访问在访问在时间上时间上和和空间上空间上所具有的所具有的局部区域局部区域 性。性。 存储器 wy41 4.5.1 Cache4.5.1 Cache的基本结构和工作原理的基本结构和工作原理 内存内存 置换置换 控制器控制器 地址地址 映象映象 机构机构 Cache 存储器存储器 CPU 数据总线数据总线 地址总线地址总线 内存段号内存段号 （页号）（页号） 页内地址页内地址 Cache页号页号 命中命中? Y N nCACHE与CPU相同半导体材料； nCP

33、U读取CACHE数据速度是内存5倍以上；L1时钟周期相同于CPU ; n软件设计需要考虑命中率指标。 存储器 wy42 4.5.2 Cache4.5.2 Cache与内存的映像关系与内存的映像关系 高速缓存中各页所存的位置与主存中相应页高速缓存中各页所存的位置与主存中相应页 的映像关系，决定于对高速缓存的管理策略。从的映像关系，决定于对高速缓存的管理策略。从 原理上，可以把映像关系分为三种方式：原理上，可以把映像关系分为三种方式： 全关联方式全关联方式 直接映射方式直接映射方式 分组关联方式分组关联方式 存储器 wy43 1.全关联方式全关联方式 n标记内容：标记内容：调入页的调入页的N位位页

34、号页号 n寻址方法：将内存地址的页号与全部标寻址方法：将内存地址的页号与全部标 记地址记地址(页号页号)进行比较。进行比较。 内存地址位长内存地址位长NA = N+M 位；位； CACHE容量为容量为2C+M字节，共字节，共2C-1页；页； 内存和内存和CACHE页面容量均为页面容量均为2M 字节字节 ； 内存均分为内存均分为2N个页面。个页面。 页内地址页内地址 页内地址页内地址CACHE页号页号 内存页号内存页号 CACHE地址：地址： 内存地址：内存地址： C位位 N位位M位位 存储器 wy44 内存地址内存地址N = T + C N = T + C 位；位； 内存按照内存按照CACHE

35、CACHE大小划分大小划分2 2T T-1 -1段；段； 每段有为每段有为2 2C C-1 -1页；页； CACHECACHE容量为容量为2 2C C-1 -1页；页； 附加标记位为附加标记位为T T位；位； 寻址方法：对于内存一个页号，只需寻址方法：对于内存一个页号，只需 比较段号与标记内容（比较段号与标记内容（T T位段号）是否位段号）是否 相等，无需比较页号相等，无需比较页号, ,大大减少了地址大大减少了地址 比较次数比较次数。 2. 2.直接映射方式直接映射方式 3. 3. 分组关联方式分组关联方式 前两种方式的折中：前两种方式的折中：CacheCache和内存都和内存都 分为对应的若

36、干组；然后分为对应的若干组；然后, ,组内直接映组内直接映 射，组间全关联映射。射，组间全关联映射。 存储器 wy45 4.5.3 4.5.3 高速缓存器的读高速缓存器的读/ /写操作写操作 1.Cache1.Cache的读过程的读过程 CPUCPU将主存地址送往主存、启动主存读的同时，将主存地址送往主存、启动主存读的同时， 也将主存地址送往也将主存地址送往CacheCache，并将主存地址高位部分同并将主存地址高位部分同 存放在地址映象机构内部的地址标记相比较：存放在地址映象机构内部的地址标记相比较： 若若CPUCPU要访问的地址单元在要访问的地址单元在CacheCache中中( (命中命中

37、) )， CPUCPU只读只读CacheCache，不访问主存；不访问主存； 若不在若不在( (未命中未命中) )，这时就需要从主存中访问，这时就需要从主存中访问, ,同同 时把与本次访问相邻近的一页内容复制到时把与本次访问相邻近的一页内容复制到CacheCache中，中， 并在地址映象机构中进行标记。并在地址映象机构中进行标记。 存储器 wy46 2. Cache2. Cache的写过程的写过程 CacheCache的写操作与读操作有很大的不同，这是的写操作与读操作有很大的不同，这是 因为在具有因为在具有CacheCache的系统中，同一个数据有两个拷的系统中，同一个数据有两个拷 贝，一个在

38、主存，一个在贝，一个在主存，一个在CacheCache中。因此，当对中。因此，当对 CacheCache的写操作命中时，就会出现的写操作命中时，就会出现如何使如何使CacheCache与主与主 存内容保持一致的问题存内容保持一致的问题。针对这一情况，通常有。针对这一情况，通常有 如下几种解决方法如下几种解决方法: : 通写通写( (Write-Through)Write-Through)法法 回写回写( (Write-Back)Write-Back)法法 只写主存只写主存 存储器 wy47 (1) (1) 通写通写( (Write-Through)Write-Through)法法 通写法通写法

39、 回写法回写法 只写主存只写主存 每次写入每次写入CacheCache时，同时也写入主存，使主时，同时也写入主存，使主 存与存与CacheCache相关页内容始终保持一致。相关页内容始终保持一致。 CacheCache的的 写过程写过程 优点：优点：简单，能保持主存与简单，能保持主存与CacheCache副本副本 的一致性，的一致性，CacheCache中任意页的内容都可中任意页的内容都可 被随时置换，决不会造成数据丢失的错被随时置换，决不会造成数据丢失的错 误；误； 缺点：缺点：每次每次CacheCache写插入慢速的访主存写插入慢速的访主存 操作，影响工作速度。操作，影响工作速度。 存储器

40、 wy48 (2) (2) 回写法回写法 每次只是暂时将数据写入每次只是暂时将数据写入CacheCache，并用标并用标 志将该页加以注明。志将该页加以注明。 当当CacheCache中任一页数据被置换时，只要在中任一页数据被置换时，只要在 它存在期间发生过对它的写操作它存在期间发生过对它的写操作, ,那么在该页那么在该页 被覆盖之前必须将其内容写回到对应主存位被覆盖之前必须将其内容写回到对应主存位 置中去；置中去； 如果该页内容没有被改写如果该页内容没有被改写, ,则其内容可以则其内容可以 直接淘汰，不需回写。直接淘汰，不需回写。 这种方法的速度比通写法快这种方法的速度比通写法快, ,但结构

41、要复但结构要复 杂的多杂的多, ,而且主存中的页未经随时修改，可能而且主存中的页未经随时修改，可能 失效。失效。 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的 写过程写过程 存储器 wy49 (3) (3) 只写主存只写主存 这种方法是只将数据写入主存，同时将相这种方法是只将数据写入主存，同时将相 应的应的CacheCache页有效位置页有效位置“0”“0”，表明此，表明此CacheCache页页 已失效，需要时再从主存调入。已失效，需要时再从主存调入。 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的 写过程写过程 存储器 wy504.6 4.

42、6 虚拟存储器基本原理虚拟存储器基本原理 4.6.1 4.6.1 基本思想基本思想 1. 1.背景背景 n 解决用较小容量的内存运行大容量软件的问题；解决用较小容量的内存运行大容量软件的问题； n 有限地址空间解决有限地址空间解决“无限无限”地址空间寻址；地址空间寻址； n 内外存统一编址；内外存统一编址； 2. 2.虚拟存储器基础虚拟存储器基础 n 存储器体系（寄存器，高速缓存，内存，外存）中的一个环存储器体系（寄存器，高速缓存，内存，外存）中的一个环 节，即定位于内存与外存（硬盘，光盘等）之间；节，即定位于内存与外存（硬盘，光盘等）之间； n 操作系统软件自动管理内外存的调度及统一编址；操

43、作系统软件自动管理内外存的调度及统一编址； n 存储器管理部件存储器管理部件MMUMMU自动实现虚拟地址到实地址的转换；自动实现虚拟地址到实地址的转换； 存储器 wy51 地址空间及地址 概念 虚拟地址空间。虚拟地址空间。 又称为虚存地址空间，是应用程序员用来编写程序的地址空间， 与此相对应的地址称为虚拟地址或逻辑地址。 主存（内存）地址空间主存（内存）地址空间 又称为实存地址空间，是存储、运行程序的空间，其相应的 地址称为主存物理地址或实地址。 辅存（外存）地址空间辅存（外存）地址空间 也就是磁盘存储器的地址空间，是用来存放程序的空间，相应 的地址称为辅存地址或磁盘地址。 存储器 wy52

44、主存cache 主存辅存 满足容量的要求满足容量的要求 容量大、读写速度慢、传送信 息块的长度长 满足程序对速度的要求满足程序对速度的要求 容量小、读写速度快、传送信 息块的长度短 CPUCPU直接访问直接访问cachecache和主存和主存CPUCPU不可以直接访问辅存不可以直接访问辅存 存取信息过程、地址变换、 替换策略 采用硬件来实现采用硬件来实现 OSOS存储管理软件存储管理软件+ +硬件硬件 主存cache体系和主存辅存体系差别 存储器 wy53 n利用MMU将来自CPU的m位地址变换为n 位地址（nm)； nM位地址称为逻辑地址； nn位称为物理地址； 3. MMU原理 存储器 w

45、y54 应用：16位段描述符（实际是13)变换为32位段基址； 由操作系统根据程序 需要动态变化。 存储器 wy55 CPU CPU 给出逻辑地址（虚拟地址）给出逻辑地址（虚拟地址） 进行内部地址转换，进行内部地址转换， 内部地址转换成功（逻辑到主存）；内部地址转换成功（逻辑到主存）； 失败，外部地址转换，得到辅存地址。失败，外部地址转换，得到辅存地址。 检查主存中是否有空闲区，检查主存中是否有空闲区， 如果没有，根据替换算法，把主存中暂时如果没有，根据替换算法，把主存中暂时 不用的某块数据调出，送往辅存；不用的某块数据调出，送往辅存； 辅存地址中的块通过辅存地址中的块通过I/OI/O机构送往主存；机构送往主存； 4. 虚拟存储器工作过程 操作系统自动完成， 对用户透明！ 工作原理是：在执行程序时，允许将程序的一快（段、页、段工作原理是：在执行程序时，允许将程序的一快（段、页、段 页为单位）调入主存，其他部分保留在辅存。页为单位）调入主存，其他部分保留在辅存。 存储器 wy56 5.组成 硬件：内存 + 外存； 软件：操作系统存储器管理软件（表格等）。 特点：透明。 5.地址映射：虚拟地址转换为物理地址。 任何用户或程序， 编译程序按照段的管理方法， 对程序进行快的划分， 主存与辅存之间数据传送的基本单位：主存与辅存之间数据传送的基本单位： 段式：空间大小取决程序、数据；