流水线Pipeline介绍PPT学习教案

1、会计学1 流水线流水线Pipeline介绍介绍 2 第1页/共51页 3 1.流水线的概念 v流水线技术： 把一个重复的过程分解为若干个子过程，每个子过 程由专门的功能部件来实现。将多个处理过程在时 间上错开，依次通过各功能段，这样，每个子过程 就可以与其他子过程并行进行。 v流水线的描述：最常用的方法是时间-空间 图 横坐标：表示时间，即各个任务在流水线中 所经过的时间 纵坐标：表示空间，即流水线的各个子过程 ，也称为级、流水线深度(Stage) 第2页/共51页 4 流水线时间空间图 第3页/共51页 5 第4页/共51页 6 采用相同的功能模块，指令顺序执行和按照流水线 技术执行，在时间

2、上可以看出流水线指令的执行速 度提高了4倍。 第5页/共51页 7 第6页/共51页 8 第7页/共51页 9 第8页/共51页 10 结构冒险 第9页/共51页 11 第10页/共51页 12 时时间间（时时钟钟周周期期） 1 2 3 4 5 6 M Reg ALU M Reg M Reg ALU M Reg M Reg ALU M Reg 7 8 load 指指令令 i+1 指指令令 i+2 暂暂 停停 M Reg ALU M 指指令令 i+3 气气泡泡 气气泡泡 气气泡泡 气气泡泡 气气泡泡 第11页/共51页 13 解决办法二 v设置相互独立的指令存储器和数据存储器或 设置相互独立的指

3、令Cache和数据Cache。 IM Reg ALU DM Reg IF 段段 ID 段段 EX段段 MEM 段段 WB 段段 流水线寄存器流水线寄存器 第12页/共51页 14 第13页/共51页 15 时间（时钟周期） 1 2 3 4 5 6 IM Reg ALU DM Reg IM Reg ALU DM Reg IM Reg ALU DM IM Reg ALU DADD R1， R2， R3 DSUB R4，R1，R5 XOR R6，R1，R7 AND R8，R1，R9 IM Reg OR R10，R1，R11 AND,OR操作不会暂停，但是DSUB,XOR指 令需要等待DADD在WB阶

4、段写回数据后才 可以执行。 第14页/共51页 16 第15页/共51页 17 i: DSUB R1,R2,R3 j: DADD R4,R1,R3 第16页/共51页 18 i: DSUB R1,R4,R3 j: DADD R1,R2,R3 k: DMUL R6,R1,R7 Cant happen in MIPS 5 stage pipeline because: - All instructions take 5 stages, and - Writes are always in stage 5 第17页/共51页 19 i: DSUB R4,R1,R3 j: DADD R1,R2,R3

5、k: DMUL R6,R1,R7 Cant happen in MIPS 5 stage pipeline because: - All instructions take 5 stages, and - Reads are always in stage 2, and - Writes are always in stage 5 读后读RAR不是数据冒险， 读操作不改变值 第18页/共51页 20 第19页/共51页 21 在原始的数据通路中用流水线寄存器将流水线各部分分开， 这些寄存器可以存储所有穿过它的数据，寄存器的宽度都足 够大。目前流行的有128位，97位，64位。 有了流水线寄存器

6、后，转发就变的简单了。在指令执 行的五个阶段中间各加了个寄存器记录流过的数据。 第20页/共51页 22 如图所示，加法指令后面的取字指令没有等到加法指令写 回R1后再执行，而是提前就获得了R1的数据，减少了等 待时间。 时 间 （ 时 钟 周 期 ） 1 2 3 4 5 6 IM Reg ALU DM Reg IM Reg ALU DM Reg IM Reg ALU DM IM Reg ALU ADD R1， R2， R3 SUB R4， R1， R5 XOR R6， R1， R7 AND R8，R1，R9 IM Reg OR R10， R1， R11 第21页/共51页 23 当一条指令试

7、图读取一个由前一条装载指令读入的寄存器时， 就无法使用转发解决数据冒险问题了。 第22页/共51页 24 第23页/共51页 25 要隔开足够远在一个流水线上引 起阻塞，在另一个流水线上不一 定引起阻塞，编译优化与机器有 关 第24页/共51页 26 两条ALU指令（ADD Ra，Rb，Rc 和 SUB Rd，Re，Rf）分别和两条Load指令（LW Rc，c和LW Rf，f）之间存在数据相关。为了保证流水线正确执行调度前的指令序列，必须在指令执行过程中插入两个时钟周期的暂停。但是考察调度后的指令序列不难发现，由于流水线允许转发，就不必在指令执行过程中插入任何暂停周期。 第25页/共51页 2

8、7 LD RbLD Rb，B BIFIFIDIDEXEXMEME M M WBWB LD RcLD Rc，C CIFIFIDIDEXEX MEMMEM WBWB ADD RaADD Ra，RbRb， Rc Rc IFIFIDID 停停EXEX MEMMEM WBWB SD RaSD Ra，A AIFIF 停停IDIDEXEX MEMMEM WBWB LD ReLD Re，E EIFIFIDIDEXEX MEMMEM WBWB LD RfLD Rf，F FIFIFIDIDEXEX MEMMEM WBWB SUB RdSUB Rd，ReRe， RfRf IFIFIDID停停EXEX MEMMEM

9、WBWB SD RdSD Rd，D D IFIF停停IDIDEXEX MEMMEM WBWB 调度前执行情况（采用了转发技术） 第26页/共51页 28 LD RbLD Rb，B BIFIFIDIDEXEX MEMMEM WBWB LD RcLD Rc，C CIFIFIDIDEXEX MEMMEM WBWB LD ReLD Re，E EIFIFIDIDEXEX MEMMEM WBWB ADD RaADD Ra，RbRb， RcRc IFIFIDIDEXEX MEMMEM WBWB LD RfLD Rf，F FIFIFIDIDEXEX MEMMEM WBWB SD RaSD Ra，A AIFIF

10、IDIDEXEX MEMMEM WBWB SUB RdSUB Rd，ReRe， RfRf IFIFIDIDEXEX MEMMEM WBWB SD RdSD Rd，D D IFIFIDIDEXEX MEMMEM WBWB 调度后执行情况（采用了转发技术） 第27页/共51页 29 第28页/共51页 30 第29页/共51页 31 第30页/共51页 32 第31页/共51页 33 3.写回：把结果送到结果总线，释 放保留站 第32页/共51页 34 第33页/共51页 35 第34页/共51页 36 第35页/共51页 37 第36页/共51页 38 第37页/共51页 39 第38页/共51

11、页 40 流水线技术一直是提高处理器速度的最有效 技术之一。但目前的在相关处插入阻塞，转发技 术，编译器调度都是尽量分离相关问题的指令， 使他们不会导致冲突，从而减少暂停的影响。虽 然都会相应的显著减少数据相关的次数提高流水 效率，但也会不可避免的增加硬件复杂度和编译 器的复杂性。 而动态调度则可以以硬件的方式调整指令执 行顺序，使不相关的后续指令得以不受暂停的影 响而继续执行，可以在降低编译器复杂度的同时 处理一些编译阶段无法知道的相关，在出现数据 冒险是尽量避免出现流水暂停。 第39页/共51页 41 第40页/共51页 42 由于分支指令在MEM阶段才确定是否执行分支，分 支后面的三个指令都要被取回并执行。 第41页/共51页 43 第42页/共51页 44 第43页/共51页 45 理器向着更深流水线发展和单