逻辑代数基础及逻辑门

1、31第2章 逻辑代数基础及逻辑门第2章 逻辑代数基础及逻辑门教学目标l 理解逻辑、逻辑状态、逻辑变量、逻辑代数、逻辑表达式的基本概念l 熟悉基本逻辑门和复合逻辑门逻辑符号；逻辑代数的基本定律和运算规则l 熟练掌握逻辑函数的代数化简和卡诺图化简方法l 熟悉集成芯片的引脚排列、逻辑符号及功能表；各种门电路的功能测试方法l 掌握 TTL门电路的几种特殊类型本章以逻辑代数为基础，从实际使用的角度出发，以三种基本的逻辑门为分析对象，培养学生查阅相关资料，会读TTL、CMOS集成电路的型号，掌握集成电路的引脚功能，从而为学习逻辑电路的测试与制作方法奠定基础。2.1 几个基本概念2.1.1 逻辑所谓逻辑，是

2、指事物的前因和后果所遵循的规律。例如，说某位老师讲课的逻辑性很强，就是指这位老师把问题的前因和后果讲得清楚、严谨。在日常生活和科学实践中大量存在着完全对立又相互依存的两个逻辑状态，如事物的“真”和“假” ；开关的“通”和“断”；电位的“高”和“低”；脉冲的“有”和“无”；灯的“亮”和“灭”等等，它们通常用逻辑“真”（true）和逻辑“假”（false）两个对立统一的逻辑值来表示，当其中一个逻辑状态为逻辑“真”时，另一个就规定为逻辑“假”，为简化起见，逻辑“真”通常用逻辑“1”来表示；逻辑“假”通常用逻辑“0”表示。这里的逻辑“1”和逻辑“0”与二进制数“1”和“0”是完全不同的概念，它们不表示

3、数量的大小，只代表逻辑状态。2.1.2 逻辑电路描述一个逻辑问题，要交待问题产生的条件及结果，表示条件的逻辑变量就是输入变量，表示结果的逻辑变量就是输出变量。用逻辑表达式来描述输入和输出变量之间的关系，这种逻辑表达式称作逻辑函数。逻辑代数（又称布尔代数）是研究数字电路的一个数学工具，它研究数字电路的输出量和输入量之间的因果关系，因此，数字电路又可称为逻辑电路。逻辑电路就是能实现逻辑关系的电路。2.2 基本逻辑关系2.2.1 逻辑代数的三种运算逻辑代数是描述事物逻辑关系的一种数学方法，在逻辑代数中的变量称为逻辑变量，它用字母A,B,C, ,X,Y,Z等来表示。逻辑变量取值只有0和1，而且0和1是

4、表示两种相互对立的逻辑状态。逻辑代数有三种基本运算：“与”运算、“或”运算和“非”运算。1. “与”运算 “与”逻辑电路模型如图2.1所示，只有当A、B两个串联开关全部闭合时，灯泡Y才会亮；相反地，只要A、B一个断开或者全部断开，灯泡就会熄灭。图2.1 “与”逻辑电路模型如果用1表示灯亮和开关闭合，用0表示灯灭和开关断开，就可得到如表2.1所示 “与”逻辑的真值表。表2.1 “与”逻辑真值表A B Y0 0 00 1 01 0 01 1 1由此可知， “与”运算是指只有当决定事物结果的所有条件全部具备时，结果才会发生。 “与”逻辑符号如图2.2所示。图2.2 “与”逻辑符号 “与”运算（也称逻

5、辑乘）的逻辑函数表达式为：Y=AB (“”号也可省略)2. “或”运算 “或”逻辑电路模型如图2.3所示，只要A、B两个并联开关有一个闭合时，灯泡Y就会亮；相反地，当A、B两个开关均断开时，灯泡Y就会灭。图2.3 “或”逻辑电路模型如果用1表示灯亮和开关闭合，用0表示灯灭和开关断开，就可得到如表2.2所 “或”逻辑的真值表。表2.2 “或”逻辑真值表A B Y0 0 00 1 11 0 11 1 1由表2.2可知， “或”运算是指当决定事物结果的几个条件中，只要有一个或一个以上条件得到满足，结果就会发生，这种逻辑关系称为 “或”逻辑。 “或”逻辑符号如图2.4所示。图2.4 “或”逻辑符号 “

6、或”运算的逻辑函数表达式为：3. “非”运算 “非”逻辑电路模型如图2.5所示，图中A开关断开，灯就亮；相反地，A开关闭合，灯就会灭。图2.5 “非”逻辑电路模型如果用1来表示灯亮和开关闭合，用0表示灯灭和开关断开，则可得到如表2.3所示 “非”逻辑的真值表。表2.3 “非”逻辑真值表A Y0 11 0由表2.3可知， “非”运算是指在事件中，结果总是和条件呈相反状态，这种逻辑关系称为 “非”逻辑。 “非”逻辑符号如图2.6所示。图2.6 “非”逻辑符号 “非”运算的逻辑函数表达式为：2.2.2 逻辑门电路能够反映出输出（结果）和输入（条件）逻辑关系的电路称为逻辑门电路。基本的逻辑门电路有 “

7、与”门、 “或”门和 “非”门。在逻辑电路中，通常用电平的高、低来控制门电路。若用1代表高电平、0代表低电平，为正逻辑；若用1代表低电平、0代表高电平，则称为负逻辑。本书在无特殊说明的情况下都采用了正逻辑。各种逻辑门均可用半导体器件（如二极管、三极管和场效应管等）来实现。1. “与”门在逻辑电路中，能实现 “与”逻辑运算的电路称为 “与”门。图2.7所示是具有两个输入端的二极管 “与”门电路。 +UCC R A Y B图2.7 二极管 “与”门电路从图2.7可知，当输入端A、B都处于高电平时（3V），两个二极管均导通，Y端输出高电平（理想情况下为3V）；当输入端A、B有1个或全为低电平时（0V

8、），与输入为低电平连接的二极管导通，输出Y被钳位为低电平（理想情况下为0V）。从分析可知，输入端全为高电平时，输出也为高电平，即“全1为1”；输入端有低电平时，输出为低电平，即“有0为0”，满足 “与”逻辑的关系。在 “与”门电路中，若输入不同逻辑变量时可绘出 “与”门电路波形图如图2.8所示。图2.8 “与”门波形图TTL “与”门的集成芯片74LS08的引脚排列图如图2.9所示。图2.9 74LS08引脚排列图由图2.9可知，74LS08共有14个引脚，其内包含有4个2输入的 “与”门，输入1A、1B，输出1Y构成一个 “与”门；输入2A、2B，输出2Y构成一个 “与”门；其余类推；7引脚

9、接地；14引脚接电源（+5V）正极。2. “或”门在逻辑电路中，能实现 “或”逻辑运算的电路称为 “或”门。图2.10所示是具有两个输入端的二极管 “或”门电路。 +UCC R A B Y图2.10 二极管 “或”门电路分析方法和 “与”门的相类似，从图2.10电路可知，输入端只要有1个处于高电平，则输出为高电平，即“有1为1”；当输入全为低电平时，输出为低电平，即“全0为0”。 满足 “或”逻辑的关系。在 “或”门电路中，若输入不同逻辑变量时可绘出 “或”门电路波形图如图2.11所示。图2.11 “或”门波形图TTL “或”门的集成芯片为74LS32的引脚排列图如图2.12所示。图2.12

10、74LS08引脚排列图由图2.12可知，74LS32共有14个引脚，其内包含有4个2输入的 “或”门，输入1A、1B，输出1Y构成一个 “或”门；输入2A、2B，输出2Y构成一个 “或”门；其余类推，7引脚接地；14引脚接电源（+5V）正极。3. “非”门在逻辑电路中，能实现 “非”逻辑运算的电路称为 “非”门。图2.13所示是晶体三极管 “非”门电路。图2.13 晶体三极管 “非”门电路从图2.13电路可知，输入端A如果处于高电平，因晶体管处于饱和状态，则输出为低电平，即“入1出0”；当输入为低电平时，因晶体管处于截止状态，则输出为高电平，即“入0为1”。 满足 “非”逻辑的关系。在 “非”

11、门电路中，若输入不同逻辑变量时可绘出 “非”门电路波形图如图2.14所示。图2.14 “非”门波形图TTL “非”门的集成芯片为74LS04的引脚排列图如图2.15所示。图2.15 74LS04引脚排列图由图2.15可知，74LS04共有14个引脚，其内包含有6个 “非”门，输入1A，输出1Y构成一个 “非”门；输入2A，输出2Y构成一个 “非”门，其余类推；7引脚接地；14引脚接电源（+5V）正极。2.3 复合逻辑运算2.3.1 几种常见的复合逻辑运算由三种最基本的逻辑运算 “与”、 “或”、 “非”组合而成的逻辑运算，称为复合逻辑运算。常见的复合逻辑运算有： “与非”运算、“或非”运算、与

12、“或非”运算、 “异或”运算和“同或”运算等。1. “与非”运算“与非”逻辑函数表达式为：“与非”逻辑的真值表如表2.4所示。表2.4 “与非”逻辑真值表A B Y0 0 10 1 11 0 11 1 0由表2.4可知，“与非”逻辑关系为：“有0出1，全1出0”。也可以推广到多输入变量的一般形式： 。“与非”逻辑的逻辑符号图如图2.16所示。 图2.16 “与非”逻辑符号TTL“与非”门集成芯片主要有74LS00和74LS20两种。其引脚排列图如图2.17所示。（a）74LS00芯片 (b)74LS20芯片图2.17 引脚排列图由图2.17(a)可知，74LS00 共有14个引脚，其内包含有4

13、个2输入的 “与非”门，输入1A、1B，输出1Y构成一个 “与非”门；输入2A、2B，输出2Y构成一个 “与非”门，其余类推；7引脚接地；14引脚接电源（+5V）正极。由图2.17 (b)可知，74LS20 共有14个引脚，其内包含有2个4输入的 “与非”门，输入1A、1B、1C和1D，输出1Y构成一个 “与非”门；输入2A、2B、2C和2D，输出2Y构成另一个 “与非”门；7引脚接地；14引脚接电源（+5V）正极；剩余的3和10引脚为空引脚。2. “或非”运算“或非”逻辑函数表达式为：，“或非”逻辑关系的真值表如表2.5所示。表2.5 “或非”逻辑真值表A B Y0 0 10 1 01 0

14、01 1 0由表2.5可知，“或非”逻辑关系为：“有1出0，全0出1”。 也可以推广到多输入变量的一般形式： 。“或非”逻辑的逻辑符号如图2.18所示。图2.18 “或非”逻辑符号常用的TTL“或非”门74LS02为4个2输入集成芯片，它的引脚如图2.19所示。图2.19 74LS02引脚排列图3. “同或”运算“同或”逻辑函数表达式为：Y=AB=“同或”逻辑关系的真值表如表2.6所示。表2.6 “同或”逻辑真值表A B Y0 0 10 1 01 0 01 1 1由表2.555可知， “同或”的逻辑关系为：“同为1，异为0”。 也可推广到多输入变量的一般形式：Y=ABCD。当输入变量中有奇数个

15、0时，结果为0，否则结果为1。逻辑关系为：“奇0出0，偶0出1”。“同或”逻辑的逻辑符号如图2.20所示。图2.20 “同或”逻辑符号4. “异或”运算“异或”逻辑函数表达式为：“异或”逻辑关系的真值表如表2.7所示。表2.7 “异或”逻辑真值表A B Y0 0 00 1 11 0 11 1 0由表2.7可知， “异或”的逻辑关系为：“异为1，同为0”。 也可推广到多输入变量的一般形式：。当输入变量中有奇数个0时，结果为1，否则结果为0。逻辑关系为：“奇0出1，偶0出0”。“异或”逻辑的逻辑符号如图2.21所示。图2.21 “异或”逻辑符号TTL “异或”门的集成芯片为74LS86。其引脚排列

16、图如图2.22所示。图2.22 74LS86引脚排列图由图2.22可知，74LS86共有14个引脚，其内包含有4个2输入的 “异或”门，输入1A、1B，输出1Y构成一个 “异或”门；输入2A、2B，输出2Y构成一个 “异或”门，其余类推；7引脚接地；14引脚接电源（+5V）正极。表2.8所示为几种常见的复合逻辑运算。表2.8 常见的复合逻辑运算表2.3.2 逻辑函数的表示方法对于一个逻辑电路可以用逻辑函数表达式、逻辑真值表、逻辑图、波形图、卡诺图等方法来表示，同时这些表示方法之间还可以相互转换。1. 逻辑函数表达式用逻辑运算表示逻辑变量关系的代数式，称为逻辑函数表达式。例如，等。每一个逻辑函数

17、表达式都可以写成标准与 “或”式，即最小项表达式。每个输入变量以原变量或反变量的形式必须且只出现一次的乘积项，称为该逻辑函数的一个最小项。n个变量有个最小项。为了表达和书写的方便，最小项通常用来表示，小标i为最小项编号。3个输入变量的最小项编号如表2.9所示。表2.9 三变量的最小项编号最小项变量取值A B C编号0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 【例2-1】将逻辑函数写成最小项表达式。解：2. 逻辑真值表用来描述逻辑函数各输入变量和输出之间逻辑关系的表格，称为逻辑真值表。【例2-2】已知函数的逻辑表达式为：，试列出相应的真值表。解

18、：1）根据输入变量的个数（n）来确定输入取值组合（）；2）将输入的取值代入逻辑函数，求出对应的输出值；3）填写如表2.10所示真值表。表2.10 【例2-2】的真值表输 入A B C输 出 Y0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 01 1 0 11 1 1 0 1 1 1 1 13. 逻辑图所谓逻辑图，是指用逻辑符号连接所构成的图形。例如的逻辑图如图2.23所示。图2.23 逻辑图4. 波形图所谓波形图，是指根据不同输入逻辑变量所画出对应输出的一系列波形。如前面所讲述的 “与”、 “或”、 “非”门波形图。5. 卡诺图美国工程师卡诺（Karnaugh）率先提出

19、来把输入变量的各种取值组合所对应的输出函数值填入特殊的方格图中，即得到该逻辑函数的卡诺图。它是按照逻辑相邻（两个最小项只有一个变量不同，其余变量均相同）的最小项在几何位置上也相邻（上下或左右）的原则而排列的方格图。n个变量有个小方格。二、三、四变量的卡诺图的一般形式分别如图2.24所示（a）、(b)、(c)所示。 （a）二变量 (b)三变量 （c）四变量图2.24 卡诺图2.3.3 逻辑函数表示方法间的相互转换逻辑函数的5种表示方法之间有着密切的联系，均可进行互换。1. 由逻辑函数表达式画出卡诺图具体方法如下：（1）将逻辑函数表达式写成标准 “与或”式；（2）表达式中出现的最小项在对应的卡诺图

20、方格内填“1”；否则填“0”（或不填）。【例2-3】将逻辑函数用卡诺图表示。解： 画卡诺图如图2.25所示。图2.25 【例2-3】的卡诺图2. 由逻辑真值表写出逻辑函数表达式具体方法如下：（1）找到输出Y=1的各行；（2）将对应每行的输入变量写成与项（“1”用原变量，“0”用反变量表示）；（3）将各与项相 “或”。【例2-4】试将2.26所示的真值表：（1）写出逻辑函数表达式；（2）画出卡诺图。图2.26 【例2-4】的真值表输 入A B C输 出Y0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 00 1 0 11 1 1 0 0 1 1 1 0解：（1）根据逻辑真值

21、表可写出逻辑函数表达式为： （2）根据逻辑真值表画出卡诺图如图2.27所示。图2.27 【例2-4】的卡诺图2.3.4 课题与实训1 “与非”门逻辑功能验证1. 实训任务验证 “与非”门的逻辑功能。2. 实训要求1）熟悉74LS00各引脚功能；2）按照测试要求完成测试内容。3. 实训设备及元器件1）数字电子技术学习机 2）数字万用表 3）74LS00（1个）4. 测试内容1）测试电路测试电路如图2.28所示。图2.28 “与非”门测试电路图2）测试步骤(1)按照测试的电路图连接测试电路；(2)将集成电路74LS00的电源和接地引脚进行正确处理；(3)将输出Y接指示灯；(4)仔细检查连接电路，确

22、认无误后接通电源；(5)根据测试结果填写 “与”门的逻辑功能表，如表2.11所示。表2.11 “与非”门逻辑功能表A B Y0 00 11 01 15. 测试结论1)按照测试的内容撰写实训报告；2)写出自己在测试过程中的疑难点，并说明自己是如何处理的。2.3.5 课题与实训2 与“或非”门逻辑功能验证1. 实训任务验证与“或非”门的逻辑功能。2. 实训要求1）熟悉74LS08、74LS32及74LS04各引脚功能；2）按照测试要求完成测试内容。3. 实训设备及元器件1）数字电子技术学习机 2）数字万用表 3）74LS08（1个）4）74LS32（1个）5）74LS04（1个）4. 测试内容1）

23、测试电路测试电路如图2.29所示。图2.29 与“或非”门测试电路图2）测试步骤(1)按照测试的电路图连接测试电路；(2)将集成电路74LS08、74LS32及74LS04的电源和接地引脚进行正确处理；(3)将输出Y接指示灯；(4)仔细检查连接电路，确认无误后接通电源；(5)根据测试结果填写 “与”门的逻辑功能表，如表2.12所示。表2.12 与“或非”门逻辑功能表输 入A B C D输 出Y0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 11 0 0 0 1 0 0 1 1 0 1 01 0 1 11 1 0 0 1

24、 1 0 1 1 1 1 01 1 1 15. 测试结论1)按照测试的内容撰写实训报告；2)写出自己在测试过程中的疑难点，并说明自己是如何处理的。2.4 逻辑代数的基本定律和运算规则2.4.1 基本定律逻辑代数根据三种基本的“与”、“或”和“非”运算可以推导出逻辑代数的基本定律和运算规则，如表2.13所示。这些定律可以通过真值表来进行证明。表2.13 逻辑代数的基本定律定律名称逻辑 “与”逻辑 “或” 01律 交换律 结合律 分配律 互补律 重叠律 还原律 反演律 吸收律【例2-5】用真值表证明摩根定律。证明：列出如表2.14所示的真值表。表2.14 【例2-5】的真值表A B0 0110 1

25、111 0111 100从表2.14可知，等式的左边和右边在变量A、B的不同取值下结果完全相同，可以证明摩根定律成立。2.4.2 基本定则1. 代入规则代入规则是指在任何一个逻辑等式中，如果将等式两边的同一变量（比如A）都用一个函数Y代替，则等式仍然成立。例如，在等式中，若用Y=BC来代替等式中的B，根据摩根定律有：左边=右边=，显然，等式仍然成立。2. 反演规则反演规则是指对于一个逻辑函数Y，如果将函数中所有“ ”换成“+”，“+”换成“ ”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，则所得到的逻辑函数表达式就是逻辑函数Y的反函数，写作“”。注意:运算的先后顺序

26、为，先括号内，然后按先 “与”再 “或”的顺序变换，而且两个及两个以上变量的 “非”号应保持不变。例如，若已知函数，求出其反函数为：3. 对偶规则对偶规则是指对于一个逻辑表达式Y，如果将函数Y中的“ ”换成“+”，“+”换成“ ”， “0”换成“1”，“1”换成“0”，就可得到函数Y的对偶函数，写作“”。例如，已知函数，求出函数Y的对偶式为：2.5 逻辑函数的化简通过一定的方法将逻辑函数表达式进行化简，化简后的表达式所构成的逻辑电路，不仅可节省电路中的元器件，降低成本，还能提高工作电路的可靠性。逻辑函数常用的化简方法有代数化简法和卡诺图化简法。化简时必须将逻辑函数表达式化为最简式，即逻辑函数中

27、的乘积项最少，且每个乘积项中的变量个数为最少。2.5.1 代数化简法1. 并项法利用公式，将两项合并为一项，并消去一个变量。例如：2. 吸收法利用公式，吸收多余项。例如：3. 消去法利用公式，消去多余因子。例如： 4. 配项法利用公式，增加必要的因子，然后再同其它项的因子进行化简。例如： 解题时没有特定的模式，而是综合运用上述方法进行化简，才能得到最简结果。【例2-6】化简函数。解： 2.5.2 卡诺图化简法采用公式化简法化简逻辑函数时，不仅要求熟练掌握逻辑代数的基本定律和规则，而且还需要有一定的经验和技巧，即便如此往往也很难确定是否为最简的化简结果。由此提出了卡诺图化简法，它能较为方便地得到

28、逻辑函数的最简 “与或”式。1.卡诺图化简方法逻辑函数卡诺图化简法是依据公式，将两个最小项合并从而消去形式上不同的变量。具体方法为：（1）画出逻辑函数的卡诺图。（2）画卡诺圈。即圈“1”，将满足个相邻项为“1”的方格圈起来；卡诺圈必须尽可能的大；卡诺圈的个数尽可能的少。（3）读结果。将卡诺圈中最小项的共有变量（与项）保留，把所有与项相 “或”即得到化简结果。【例2-7】用卡诺图化简逻辑函数。解：画卡诺图如图2.30所示。图2.30 【例2-7】的卡诺图 从图2.30可知，共有2个卡诺圈。每个卡诺圈合并的结果分别为、，所以逻辑函数化简的结果为。【例2-8】用卡诺图化简逻辑函数。解：画卡诺图如图2

29、.31所示。图2.31 【例2-8】的卡诺图从图2.31可知，逻辑函数化简的结果为。在卡诺图化简时应注意以下几个问题：（1）画卡诺圈时，小方格中的“1”不可漏掉；（2）每个卡诺圈至少有一个“1”不被别的卡诺圈使用，否则该圈多余；（3）用卡诺图化简所得到的最简“与或”式结果往往不唯一。2. 具有约束项的卡诺图化简在实际应用中，有些变量的取值是不允许、不可能出现的，这些变量取值所对应的最小项就是约束项。约束项的意义是：它的值可以取“0”，也可以取“1”，具体取何值应该根据使逻辑函数化简更有益这个原则来定。具有约束项的卡诺图化简方法为：（1）画逻辑函数的卡诺图；（2）在卡诺图中填入约束项（约束项用“

30、”来表示）；（3）画卡诺圈（能使结果更简化将约束项看作“1”，否则看作为“0”）；（4）写出化简结果。【例2-9】用卡诺图化简逻辑函数。解：画卡诺图如图2.32所示。图2.32 【例2-9】的卡诺图画卡诺圈后得到逻辑函数表达式为：约束条件为：2.6 集成门电路在数字技术领域里，大量地使用数字集成电路。集成门电路是把基本门电路通过一定工艺集成在一块硅片上制作而成。集成门电路主要包括TTL、CMOS系列集成门电路。对于集成门电路，主要讨论它的外部特性、逻辑功能及主要参数，以便于应用。2.6.1常用的TTL集成门TTL集成门电路，是指晶体管-晶体管逻辑（Transistor-transistor L

31、ogic）门电路，它的内部各级均由晶体管构成。因为它的开关速度较高，因此成为目前使用较多的一种集成逻辑门。集成门电路一般为双列直插式塑料封装，如图2.33所示。图2.33 TTL系列芯片封装图常用的TTL集成门有 “与”门、 “非”门、 “与非”门、 “异或”门等等。本节重点介绍集电极开路（OC）门。OC（Open Collector gate）门是常用的一种特殊门。在使用一般TTL门时，输入端是不允许长久接地，不允许与电源短接，不允许两个或两个以上TTL门的输出端并联起来使用，否则会有一个大电流长时间流过烧毁电路。因此专门设计了一种特殊的TTL门电路OC门，它能够克服上述缺陷。TTL OC门

32、的集成芯片74LS03的引脚排列图如图2.34所示。图2.34 74LS03引脚排列图由图2.34可知，74LS03共有14个引脚，其内包含有4个2输入的OC门，输入1A、1B，输出1Y构成一个OC门；输入2A、2B，输出2Y构成一个OC门，其余类推；7引脚接地；14引脚接电源（+5V）正极。1. TTL OC门电路及逻辑符号如图2.35所示是OC门的电路图，在电路中，输出管的集电极开路，因此叫做OC(集电极开路)门。OC门也具有 “全高出低；有低出高”的逻辑关系，只是它的输出端必须外接上拉电阻RL及外接电源UCC。图2.35 OC门的电路图图2.36是OC门的逻辑符号图。图2.36 OC门的

33、逻辑符号2. TTL OC门的应用OC门指的是集电极开路的门电路，能够实现“线与”功能。所谓“线与”，是指将几个OC门的输出端直接连接到同一根输出线上，从而使各输出端之间实现 “与”的逻辑关系。如图2.37所示为三个OC门的连接，实现了“线与”逻辑。图2.37 OC门“线与”逻辑从图2.37可知，A、B(或者C、D，或者E、F)输入为全1，则相应输出端Y1(或Y2,或Y3)就会是低电平，总的输出端Y也就为低电平；只有三个OC门的输入中都有低，总的输出Y才为高电平。用逻辑函数表示为：因此，OC“与非”门的线与可用来实现“与或非”逻辑功能。总的输出Y为三个OC门单独输出Y1、Y2和Y3的“与”。2

34、.6.2 TTL集成门电路使用注意事项使用TTL集成门电路时，应该注意以下事项：1）电源电压（VCC）应在5V+10的范围之内；2）TTL的输出端一般不能并联使用，也不可以直接和电源或地线相连，这容易损坏元器件；3）TTL门多余输入端的处理。“与非”门一般可以接电源、通过电阻后接电源、与使用的输入端并联；“或非”门一般可以接地、通过电阻后接地、与使用的输入端并联。2.6.3 常用的CMOS集成门CMOS电路也称为互补MOS电路，因为具有静态功耗低、抗干扰能力强、工作稳定性好等特点，近年来成为应用较广泛的另一种电路。1. CMOS“与非”门CMOS“与非”门的集成芯片为CD4011。其引脚排列图

35、如图2.38所示。图2.38 CD4011引脚排列图由图2.38可知，CD4011 共有14个引脚，其内包含有4个2输入的“与非”门，输入1A、1B，输出1Y构成一个“与非”门；输入2A、2B，输出2Y构成一个“与非”门，其余类推；7引脚接地；14引脚接电源（+5V）正极。2. CMOS “非”门CMOS “非”门的集成芯片CD40106的引脚排列图如图2.39所示。图2.39 CD40106引脚排列图由图2.39可知，CD40106共有14个引脚，其内包含有6个 “非”门，输入1A，输出1Y构成一个 “非”门；输入2A，输出2Y构成一个 “非”门，其余类推；7引脚接地；14引脚接电源（+5V

36、）正极。2.6.4 CMOS集成门电路使用注意事项TTL门电路的注意事项对于CMOS门电路一般也适用，因CMOS门电路的自身原因，所以还须注意以下几点：1）谨防静电。存放CMOS电路要用金属盒屏蔽。2）多余输入端的处理。CMOS电路的输入阻抗高，容易受到外界的干扰，所以多余的输入端不允许悬空。“与非”门接电源；“或非”门接地。2.6.5 课题与实训3 多数表决器电路的功能测试1. 实训任务用“与非”门实现多数表决器电路的功能测试。2. 实训要求1）熟悉74LS00各引脚功能；2）按照测试要求完成测试内容。3. 实训设备及元器件1）数字电子技术学习机 2）数字万用表 3）74LS00（1个）4.

37、 测试内容1）测试电路首先根据题意列出三人表决器的真值表，如表2.15所示。表 2.15 三人表决器电路的真值表输 入A B C输 出Y0 0 000 0 100 1 000 1 1 11 0 001 0 111 1 0 11 1 11然后根据表2.15可得到逻辑函数表达式为：化简后有：用 “与非”门来实现的话，可将逻辑函数表达式进行如下变换：由此可得测试电路如图2.40所示。图2.40 三人表决器电路图2）测试步骤(1)按照测试的电路图连接测试电路，同时将输出端接LED指示灯；(2)仔细检查连接电路，确认无误后接通电源；(3)通过改变输入状态（ A、B、C），观查输出端状态；(4)根据测试结

38、果填写三人表决器电路的功能表，如表2.16所示。表 2.16 三人表决器电路的功能表输 入输 出 A B C指示灯的状态Y0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 15. 测试结论1)按照测试的内容撰写实训报告；2)写出自己在测试过程中的疑难点，并说明自己是如何处理的。本章小结（1）常用的逻辑门电路有 “与”门、 “或”门、 “非”门、 “与非”门和“或非”门等等，表示逻辑电路的方法有：逻辑函数表达式、真值表、卡诺图、波形图和逻辑电路图。（2）逻辑代数的基本定律和运算法则。（3）逻辑函数的两种化简方法：公式化简法和卡诺图化简法；在实际应用中经常采用卡诺图化简。（4）掌握集成门电路的外部特性及各种集成门是使用方法。本章习题一、选择题1已知逻辑函数与其相等的函数为（ ）。A. B. C. D.2为实现“线与”逻辑功能，应选用（ ）。A.OC门 B.“与”门 C.“或”门 D.“异或”门3具有“相同为0，相异为1”功能的逻辑门为（ ）。A.OC门 B.“与”门 C.“或”门 D.“异或”门二、填空题1逻辑代数有三种基本运算，即 、 和 。2每一个输入变量有 、 两种取值，n个变量有 个不同的取值组合。3任意一种取值全体最小项的和为 。三、简答题1什么是逻辑门