数字电路竞争与冒险现象概要PPT学习教案

1、会计学1 数字电路竞争与冒险现象概要数字电路竞争与冒险现象概要 第 四 章 组合逻辑电路 第1页/共33页 本章重点介绍组合逻辑电路的特点、分析与设计。 在此基础上，介绍常用的集成组合逻辑电路。最后介 绍组合逻辑电路上存在地竞争冒险现象，产生的原 因及消除的方法。 在这一章中，应能在给定电路的情况下，分析其 逻辑功能；也可在给定逻辑要求的情况下，用逻辑电 路实现。另外对于集成组合逻辑电路，如编码器、译 码器、数据选择器等，应了解其电路的逻辑功能、输 出输入的逻辑关系、利用它们实现逻辑功能。 第2页/共33页 4.1 概述 4.2 组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路 4.4

2、 组合逻辑电路中的竞争冒险现象 第3页/共33页 4.4 组合逻辑中的竞争-冒险现象 1. 前述组合逻辑电路的分析与设计都是在输入、输 出处于稳定的逻辑电平下进行的。将逻辑门看成理 想的开关器件。 2. 实际上，电信号经过不同数目的门，或者从某状 态（1, 0）跳变到另一状态（0, 1）时，经过导线 传输都需要花费一定的时间，称之为时间延迟，简 称时延。 第4页/共33页 4.4 组合逻辑中的竞争-冒险现象 把门电路的两个输入信号同时向相反的逻辑电平 跳变（一个从1变为0,另一个从0变为1)的现象称为 由于竞争而在电路输出端可能产生干扰（尖峰） 脉冲的现象就叫 根据竞争冒险的原因，可分为逻辑冒

3、险和功能冒险 两种。 第5页/共33页 (1) 功能冒险： 在组合逻辑电路输入端，当有几个变量同时 发生变化时，由于这几个变量变化的快慢各不相 同，传递到电路中某个门时，必然有时间差，这 种现象叫做功能竞争，因功能竞争在输出端出现 的瞬时干扰脉冲，叫功能冒险。 第6页/共33页 对于与门，若稳态时，A1, B0或 A0, B1时，输出皆为Y0。但在 信号的传输过程中，由于门的传输时 间不同，造成在时间t 内，出现A和 B同时高于VIL（max），这样在输出端 产生了很窄的脉冲，即Y1，称为电 压尖峰或电压毛刺。（“1”冒险）。 A B Y A tD (max)IL V (max)IL V Y

4、B (1) 功能冒险 第7页/共33页 对于或门，若稳态时，A1, B0或 A0, B1时，输出皆为Y1。但在 信号传输过程中，由于门的传输时间 不同，造成在时间t 内，出现A和B 同时低于VIH(min)，在输出端产生很窄 的尖峰脉冲，即Y0。（“0” 冒险） A tD (min)IH V (min)IH V Y B A B Y (1) 功能冒险 第8页/共33页 问：有功能竞争现象，是否一定会产生功能冒险？ A tD (min)IH V (min)IH V Y B A B Y A tD (max)IL V Y B A B Y (max)IL V 否 第9页/共33页 (2) 逻辑冒险： 在

5、组合逻辑电路，当某一个变量发生变化时， 由于此信号在电路中经过的路径不同，使到达电 路中某个门的多个输入信号产生时间差，这种现 象叫做逻辑竞争，因逻辑竞争在输出端出现的瞬 时干扰脉冲，叫逻辑冒险。 由于所有逻辑器件都有延迟时间，所以逻辑 竞争是必然存在的。 第10页/共33页 (1) 逻辑冒险 A L=AA G1 G2 A A L 对于与门，稳态时，A0 向A1跳变时，输出皆为 Y0。但在非门存在延时 t， 造成在时间t 内， A和A同时为高电平，在 输出端产生很窄的脉冲， 即Y1。（“1”冒险）。 第11页/共33页 (1) 逻辑冒险 A A L A L=A+A G1 G2 对于或门，稳态时

6、，A1 向A0跳变时，输出皆为 Y1。但在非门存在延时 t， 造成在时间t 内， A和A同时为低电平，在 输出端产生很窄的脉冲， 即Y0。（“0”冒险）。 第12页/共33页 问：有逻辑竞争现象，是否一定会产生逻辑冒险？否 A L=AA G1 G2 A A L A A L A L=A+A G1 G2 第13页/共33页 当AB从10-01 时，动态过程 中出现00和11 状态，在Y3 和Y0输出端 可能产生冒险。 第14页/共33页 一、代数法： (2) 若输出端门电路的两个输入信号A和A是输入 变量A经过两个不同的传输途径而来，则当输入变 量A的状态发生突变时输出端有可能产生尖峰脉冲。 (1

7、) 检查是否存在某个变量A，它同时以原变量和 反变量的形式出现在函数表达式中。 故只要输出端的逻辑函数在一定条件下能简化成Y A+A或 YA A, 则可判定存在竞争冒险现象 第15页/共33页 例：判断电路F=AC+AB+AC是否可能产生冒险 解：变量 A 和C 具备竞争的条件,应分别进行检查 检查C ： 因此，C 发生变化时，不会产生冒险； A B F 0 0 C 0 1 1 0 1 C 11 C 检查A ： B C F 0 0 A 0 1 A 0 1 A 11 A+A 当B=C=1时, A的变化可能使电路产生冒险 第16页/共33页 二、卡诺图法 当描述电路的逻辑函数为“与或”式时, 可采

8、用卡诺图来判断是否存在险象。其方法是观 察是否存在“相切”的卡诺图,如果两卡诺圈相切， 而相切处又未被其它卡诺圈包围，则可能发生冒 险现象. 第17页/共33页 例：在电路F=AD+AC+ABC的卡诺图中，相邻 最小项ABCD与ABCD不被同一卡诺圈包含，因 此当 B = D = 1，C0时，电路可能由于A的变化 面产生冒险。 00 01 11 10 0 0 0 1 1 1 1 0 AB CD 11 11 1 111 第18页/共33页 (1) 接入滤波电容 尖峰脉冲很窄，在门电路的输出端并接一个很小 的滤波电容（通常为几十到几百皮法），可将尖 峰削弱到 VTH 以下。此方法简单易行，但使得输

9、 出波形变差。 第19页/共33页 在电路的输出端连接一个惯 性延时环节，通常RC滤波器。 组合电路 x1 x2 xn F F C R F t F t (a) 未加滤波电容的输出 (b) 加滤波电容后的输出 CF取值越大，滤波效果越好，但却会使正常输出信号前后沿变坏。故参数要选择合适，一般由实验确定。适合于对输出波形的前、后沿无严格要求的场合。 第20页/共33页 （2）引入选通脉冲P 门电路的输入要受选通脉冲的控制。 由于冒险现象仅发生在输入信号变化的瞬间， 因此在这段时间内先将门封住，待电路进入稳态后， 再加选通脉冲选取输出结果, 即可消除现象。 该方法简单易行，但对选通信号的作用时间和

10、脉冲宽度有严格的要求。 第21页/共33页 （3） 修改逻辑设计 采用增加冗余项的方法。 在表达式中“加”上多余的“与项”或者“乘” 上多余的“或项”，使原函数不可能在某种条件 下再出现A+A和AA的形式。 方法： 利用公式AB+AC+BC=AB+AC 给原函 数增加冗余项；或者借助卡诺图。 第22页/共33页 解：输出端的逻辑式为： CAABY 当B = C = 1时， AAY 故此电路存在竞争冒险现象。 若将上述逻辑式改为：BCCAABY 则当BC1时，无论A 如何变化，Y1. A的状态不会再引起竞争冒险现象。 A B C Y 第23页/共33页 注: 为了使电路所用器件最少，将逻辑函数化

11、简， 而为了消除竞争冒险又要增加冗余项，这是一对 矛盾。首先不考虑竞争冒险，将逻辑函数化简， 然后检查有否竞争冒险现象，再用增加冗余项来 消除它。 A B C Y 第24页/共33页 2、卡诺图中增加卡诺图以消除相切. 00 01 11 10 00 01 11 10 AB CD 11 11 1 101 000 1 00 00 00 01 11 10 00 01 11 10 AB CD 0 000 00 1110 1 1 0111 AC AB BC 第25页/共33页 组合逻辑电路指任一时刻的输出仅取决于该 时刻输入信号的取值组合，而与电路原有状态无 关的电路。它在逻辑功能上的特点是：没有存储

12、和记忆作用；在电路结构上的特点是：由各种门 电路组成，不含记忆单元，只存在从输入到输出 的通路，没有反馈回路。 第26页/共33页 组合逻辑电路的基本分析方法是：根据给定电 路逐级写出输出函数式，并进行必要的化简和 变换，然后列出真值表，确定电路的逻辑功能。 组合逻辑电路的基本设计方法是：根据给定设 计任务进行逻辑抽象，列出真值表，然后写出输 出函数式并进行适当化简和变换，求出最简表达 式，从而画出最简(或称最佳)逻辑电路。 第27页/共33页 以 MSI 组件为基本单元的电路设计，其最简 含义是：MSI 组件个数最少，品种最少，组 件 之间的连线最少。 以逻辑门为基本单元的电路设计，其最简含

13、义 是：逻辑门数目最少，且各个逻辑门输入端的 数目和电路的级数也最少，没有竟争冒险。 用于实现组合逻辑电路的 MSI 组件主要有译 码器和数据选择器。 第28页/共33页 编码器、译码器、数据选择器、数据分配 器、数值比较器和加法器是常用的MSI组合逻 辑部件，学习时重点掌握其逻辑功能及应用。 数据选择器的作用是根据地址码的要求，从 多路输入信号中选择其中一路输出。 数据分配器的作用是根据地址码的要求，将 一路数据分配到指定输出通道上去。 第29页/共33页 译码器的作用是将表示特定意义信息的二进 制代码翻译出来;常用的有二进制译码器、 二-十进制译码器和数码显示译码器。 编码器的作用是将具有特定含义的信息编成 相应二进制代码输出;常用的有二进制编码