EDA技术及应用课程设计 交通灯

1、太原理工大学EDA技术及应用课程设计 设计题目：交通灯控制器的设计学生姓名 凌天 学 号 专业班级 电信0801班 同 组 人 课设题目：交通灯控制器1、 设计要求设计一个由一条主干道和一条支干道的十字路口的交通灯控制器，具体要求如下：1、 主、支干道各设有一个绿、黄、红指示灯，2个显示数码管。2、 主干道处于常允许通行状态，而支干道有车来才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。当支干道允许通行亮绿灯时，主干道亮红灯。3、 当主、支干道均有车时，两者交替允许通行，主干道每次放行45s，支干道每次放行25s，由亮绿灯变成亮红灯转换时，先亮5s的黄灯作为过渡，并进行减计时显示。2、 设

2、计方案原理图各部分功能叙述1、 交通灯主控制器模块JTDKZ 接收时钟和主、支干道的输入信号，控制主干道和支干道的信号灯的输出。2、 45S计时译码模块CNT45S 完成主干道45s的计时功能。3、 5S计时译码模块CNT5S 完成主、支干道红绿灯转换时，黄灯显示的5s倒计时功能。4、 25S计时译码模块CNT25S 完成支干道25s的计时功能。5、 显示控制模块XSKZ 控制两个数码显示管的输出，使其能显示45s、25s的计时和5s的倒计时功能。6、 显示译码器YMQ 译码。7、 例化程序 使各个部分的功能合为一体，完成整个交通控制器的功能。3、 执行过程1、将各部分VHDL参考程序输入软件

3、，编译使其各个通过1、 交通灯主控制器模块JTDKZ:2、45S计时译码模块CNT45S:3、5S计时译码模块CNT5S:4、25S计时译码模块CNT25S:5、 显示控制模块XSKZ:6、 显示译码器YMQ:7、顶层原件例化程序及其编译library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity jiaotd isport( sm: in std_logic; clk: in std_logic; sb: in std_logic; mr

4、,br: out std_logic; my,mg,by,bg: out std_logic; dout1,dout2: out std_logic_vector( 6 downto 0) );end;architecture arc of jiaotd iscomponent jtdkz is port(clk,sm,sb:in std_logic; mr,my,mg,br,by,bg:out std_logic);end component;component CNT45S is port(SB,CLK,EN45:IN STD_LOGIC; DOUT45M,DOUT45B:OUT STD_

5、LOGIC_VECTOR(7 DOWNTO 0) );end component;component CNT05S IS PORT(CLK,EN05M,EN05B:IN STD_LOGIC; DOUT5:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );end component;component CNT25S IS PORT(SB,SM,CLK,EN25:IN STD_LOGIC; DOUT25M,DOUT25B:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );end component;component XSKZ IS PORT(EN45,EN

6、25,EN05M,EN05B:IN STD_LOGIC; AIN45M,AIN45B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); AIN25M,AIN25B,AIN05:IN STD_LOGIC_VECTOR(7 DOWNTO 0); DOUTM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); DOUTB:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );end component;component YMQ IS PORT(AIN4:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT7:OUT STD_LO

7、GIC_VECTOR(6 DOWNTO 0) );end component;signal dout4: std_logic_vector( 6 downto 0);signal my1,mg1,by1,bg1,en45,en25,en05m,en05b: std_logic;signal mr1,br1: std_logic;signal dout45m,dout45b,dout25m,dout25b,dout5,ain45m,ain45b,ain25b,ain25m,ain05m,doutm,doutb:STD_LOGIC_VECTOR(7 DOWNTO 0);signal dout3:

8、std_logic_vector( 6 downto 0);begin mg=not mg1; my=not my1; bg=not bg1; by=not by1; mr=not mr1; brclk,sm=sm,sb=sb,mr=mr1,my=my1,mg=mg1,br=br1,by=by1,bg=bg1);u2: cnt45s port map ( clk=clk,sb=sb,en45=mg1,dout45m=dout45m,dout45b=dout45b);u3: cnt05s port map ( clk=clk,en05m=my1,en05b=by1,dout5=dout5);u4

9、: cnt25s port map ( clk=clk,sb=sb,sm=sm,en25=bg1,dout25m=dout25m,dout25b=dout25b);u5: xskz port map ( en45=mg1,en25=bg1,en05m=my1,en05b=by1,ain45m=dout45m, ain45b=dout45b,ain25m=dout25m,ain25b=dout25b,ain05=dout5);u6: ymq port map ( ain4=doutm(3 downto 0),dout7=dout1);U7: ymq port map ( ain4=doutm(7

10、 downto 4),dout7=dout2);U8: ymq port map ( ain4=doutb(3 downto 0),dout7=dout3);U9: ymq port map ( ain4=doutb(7 downto 4),dout7=dout4);end arc;顶层程序编译2、将所有程序进行器件适配，成功后设定管脚3、下载程序4、 课程设计总结通过这次的数字电路硬件课程设计，我学会了如何利用软件将通用的可编程硬件变成自己想要的功能的硬件。也对用VHDL语言进行编程有了直观的感受，尤其是关于原件例化的程序，通过不断的修改和编译，终于使其实现了它的功能。由于这次设计之前并没有一个很好的思路