组合逻辑电路实验报告_第1页
组合逻辑电路实验报告_第2页
组合逻辑电路实验报告_第3页
组合逻辑电路实验报告_第4页
组合逻辑电路实验报告_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、组合逻辑电路实验报告甘肃政法学院本科生实验报告（组合逻辑电路的设计）姓名：学院：专业：班级：实验课程名称:数字电子技术基础实验日期：指导教师及职称：实验成绩：开课时间：甘肃政法学院实验管理中心印制实验题目组合逻辑电路的设计小组合作无姓名班级学 号一、实验目的1、掌握组合逻辑电路的设计方法。2、学会用基本门电路实现组合AA逻辑电路。二实验环境1、数字试验箱1个2、示波器1台3、集成电路:2输入四与非门74LS002片2输入四或门74LS324片6反向器74LS043片三、实验内容与步骤1、设计一个半加器，其输入为A、E两个加数,输出为半加与S及迸位C。2、设计一个密码锁，锁上有三个按键A、B、C

2、o四、实验过程与分析1、半加器就是与非门与非门的组合电路，其功能就是实现两个一位一进制的算术加法及向髙位进位，而不考虑低位进位的逻辑电路，它有两个输 入端，两个输出端，半加器的真值表表示为:两个一位二进制半加器的运算 类似于十进制运算,区别就是二进制半加器的逢2迸1,而十进制中就是逢 1()迸1,两个一位二进制半加器的运算法则为0+0=0;1+0=1;0+1=1;1+1=0,同时向高位进1、真值表为：ABSC0000011010101101根据真值表，其逻辑表达式为:s=(t E)(AE)C=(AB)2、半加器的实验原理图如图1所示:U4G:7404H :-：U46 ：:740揄：；：（J1A ：ZO11 740QH :：U5A ：U3A:JI2A ； ； U4A:740QN7404N :输出踹合:输出端C I * ;:二：输入端P74QQN3.密码锁，当A或B单独按下.AB同时按下,或者三个按键同时按下时,锁能被打开,当不符合上述条件时，将使电铃发出警报。但无法按下时，不报 警。测试结果与真值表的记录相同，同样密码锁的效果也与真值表的结果相 同。五、实验总结1、通过本次实验，学习并掌握逻辑门电路之间的逻辑关系，并学会用这些 门电路经过组合，组成电路并完成一定的作用。2、在限定使用门电路组合逻辑电路时，要注意给的门电路，还有在逻辑表 达式中所需要的门电路，经过变

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论