存储器接口设计

1、 问题：问题： 1、M与与CPU的连接时应考虑哪些问题？的连接时应考虑哪些问题？ 2、M与与CPU的连接时应考虑哪些线之间的连接？如何的连接时应考虑哪些线之间的连接？如何 进行连接。进行连接。 3、如何选用、如何选用存储器芯片？存储器芯片？ 4、 什么是地址线的线译码、部分译码、全译码？什么是地址线的线译码、部分译码、全译码？ 5、如何按要求设计一个、如何按要求设计一个存储器系统。存储器系统。 5.45.4微型计算机中存储器的系统组成微型计算机中存储器的系统组成 5.4.1 5.4.1 存储器芯片与存储器芯片与CPUCPU连接连接 存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地

2、址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线 1 1CPUCPU总线的负载能力总线的负载能力 CPUCPU的地址、数据及控制总线的直流负载一般能的地址、数据及控制总线的直流负载一般能 带带1 1个或几个个或几个TTLTTL负载。半导体存储器基本上是由负载。半导体存储器基本上是由MOSMOS 器件组成，直流负载很小，一般在很小的计算机系器件组成，直流负载很小，一般在很小的计算机系 统中，例如单片机应用系统，统中，例如单片机应用系统，CPUCPU可以直接与存储器可以直接与存储器 芯片相连接。芯片相连接。 除此之外，为了减轻除此之外，为了减轻CPUCPU的负载，增

3、强系统的可的负载，增强系统的可 靠性，一般要采用靠性，一般要采用总线驱动隔离措施总线驱动隔离措施，对于数据总，对于数据总 线要采用线要采用双向驱动双向驱动，对于地址总线与控制总线则要，对于地址总线与控制总线则要 加上加上单向驱动单向驱动，将驱动器的输出连至存储器或其他，将驱动器的输出连至存储器或其他 电路电路 。 一、一、存储器芯片与存储器芯片与CPUCPU连接时应连接时应考虑的问题考虑的问题 2 2CPUCPU的时序与存储器存取速度之间的配合的时序与存储器存取速度之间的配合 高速高速CPU与低速存储器之间的速度如与低速存储器之间的速度如 果不匹配，应在果不匹配，应在CPU访问存储器的周期内访

4、问存储器的周期内 插入插入等待脉冲等待脉冲TW 。 3 3存储器结构的选定存储器结构的选定 由于由于CPU的数据线有的数据线有8、16、32、64 位等几类，相应存储器的结构分为单体、位等几类，相应存储器的结构分为单体、 2体、体、4体、体、8体等，存储器结构的选定是体等，存储器结构的选定是 指指CPU与存储器连接时，存储器是单体结与存储器连接时，存储器是单体结 构还是多体结构构还是多体结构 。 4 4片选信号及行、列地址产生机制片选信号及行、列地址产生机制 由于存储器芯片的容量是有限的，微机中存储由于存储器芯片的容量是有限的，微机中存储 器的总容量一般远大于存储器芯片的容量，因此，器的总容量

5、一般远大于存储器芯片的容量，因此， 存储器往往由多片存储器芯片组成，存储器往往由多片存储器芯片组成， 在在CPU与存储器芯片之间必须设有片选择译码与存储器芯片之间必须设有片选择译码 电路，一般由电路，一般由CPU的的高位地址译码产生片选高位地址译码产生片选，而，而低低 位地址送给存储器芯片的地址输入端位地址送给存储器芯片的地址输入端，以提供存储，以提供存储 芯片内部的行、列地址芯片内部的行、列地址 。 “高位片选高位片选，低位选址低位选址” 5 5DRAMDRAM控制器控制器 它是它是CPU和和DRAM芯片之间的接口电路，芯片之间的接口电路， 目前已生产出不同型号的集成芯片。它将目前已生产出不

6、同型号的集成芯片。它将 CPU的信号变换成适合的信号变换成适合DRAM芯片的信号。芯片的信号。 不同的计算机系统有不同的不同的计算机系统有不同的DRAM控制器控制器 二、存储芯片与CPU的连接 1）若芯片的数据线正好）若芯片的数据线正好8根：根： n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据 n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连 2）若芯片的数据线不足）若芯片的数据线不足8根：根： n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据 n利用多个芯片扩充数据位利用多个芯片扩充数据位 n这个扩充方式简称这个扩充方式简称“位扩充位扩充”

7、1、数据线的处理 逻辑电路芯片介绍： 1、与门：、与门： AY B 2、或门：、或门： AY B Y A 3、非门、非门 ABY 000 010 100 111 ABY 000 011 101 111 AY 01 10 与门功能表与门功能表或门功能表或门功能表 非门功能表非门功能表 4、与非门：、与非门： AY B AY B 与非门功能表与非门功能表 5、或非门、或非门 ABY 001 011 101 110 或非门功能表或非门功能表 ABY 001 010 100 110 逻辑电路芯片介绍： 译码器简介 n1、2-4译码器译码器 SBAY3 Y2 Y1 Y0 0001110 001110 1

8、 01010 11 0110111 Y0 Y1 Y2 Y3 A B S 2、3-8译码器译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A G1 G2A G2B 74LS138 A9A0 D0D7 片选片选 A10 D0D7 A9A0 CE 1Kx8 例题例题1，用，用1KX8 的存储器芯片设计一个的存储器芯片设计一个1K字节的字节的 存储系统。存储系统。 分析：分析： 1）片选信号可以用高位地址线）片选信号可以用高位地址线 （A10-A15）的任何一根。）的任何一根。 2）若片选信号用）若片选信号用A10，同时假设，同时假设A11-A15=00000，则，则 存储芯片的地址范

9、围是：存储芯片的地址范围是：0000H-03FFH。 例题例题2、用、用1KX4 的存储器芯片设计一个的存储器芯片设计一个1K字节的字节的 存储系统（存储系统（位扩充）。 1）多个位扩充的存储芯片的数据线连接于系统数据总线）多个位扩充的存储芯片的数据线连接于系统数据总线 的不同位数。的不同位数。 2）这些芯片应被看作是一个整体，常被称为）这些芯片应被看作是一个整体，常被称为“芯片组芯片组” A9A0 I/O4I/O1 CE 2114（1） 片选片选A10 D3D0 D7D4 A9A0 2114（2） A9A0 I/O4I/O1 CE 片内译码 A9A0 存储芯片存储芯片 000H 001H 0

10、02H 3FDH 3FEH 3FFH 全全0 全全1 0000 0001 0010 1101 1110 1111 范围（范围（16进进 制）制） A9A0 分析：分析： 1）芯片的地址线通）芯片的地址线通 常应全部与系统的低常应全部与系统的低 位地址总线相连。位地址总线相连。 2）寻址时，这部分）寻址时，这部分 地址的译码是在存储地址的译码是在存储 芯片内完成的，我们芯片内完成的，我们 称为称为“片内译码片内译码” 2、地址线的连接 存储芯片片选端的译码(字扩充） 存储系统常需利用多个存储芯片扩充容量，也就是扩存储系统常需利用多个存储芯片扩充容量，也就是扩 充了存储器地址范围。充了存储器地址范

11、围。 进行进行“地址扩充地址扩充”，需要利用存储芯片的片选端对多个，需要利用存储芯片的片选端对多个 存储芯片（组）进行寻址。这个寻址方法，主要通过将存存储芯片（组）进行寻址。这个寻址方法，主要通过将存 储芯片的片选端与系统的高位地址线相关联来实现。储芯片的片选端与系统的高位地址线相关联来实现。 这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”。常用的。常用的 扩充方法有：扩充方法有：1 1。线译码。线译码 2 2。部分译码。部分译码 3 3。全译码？。全译码？ 问题：问题： 1、计算机的、计算机的存储器为什么要由多个芯片组成？存储器为什么要由多个芯片组成？ 2 2、CPU如

12、何识别不同的芯片？如何识别不同的芯片？ 1）线译码）线译码 意义：意义：用用CPU 的一根高位地址线控制一块集成芯片。的一根高位地址线控制一块集成芯片。 应用：应用：存储器芯片不多，而存储器芯片不多，而CPU寻址空间远大于存储器寻址空间远大于存储器 容量。容量。 分析：分析：1）A10为为0时，时，CPU选中第（选中第（1）个芯片。）个芯片。 2）A11为为0时，时，CPU选中第（选中第（2）个芯片。）个芯片。 1KX8 （2） A9A0D7D0 CE 片选端片选端 D7D0 A10 A9A0 1KX8（1） A9A0D7D0 CE A11 例例3、设、设CPU的地址线为的地址线为A0-A15

13、，选用，选用1KX8的芯片设计的芯片设计 容量为容量为2K字节的存储器。字节的存储器。 芯片（1）地址分配分析 A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0 第第 0 单元单元 XXXX0100 0 0 0 0 00 0 0 第第 1 单元单元 XXXX0100 0 0 0 0 00 0 1 第第 2 单元单元 XXXX0100 0 0 0 0 00 1 0 最后最后 单元单元 XXXX0111 1 1 1 1 11 1 1 芯片地址用芯片地址用16进制表示：进制表示： 第第0 单元：单

14、元：0700H 第第1 单元：单元：0701H 第第2 单元：单元：0702H 最后单元：最后单元：07FFH 地址范围：地址范围：0700H-07FFH 地址范围：地址范围：1700H-17FFH F700H-F7FFH 芯片（2）地址分配分析 A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0 第第 0 单元单元 XXXX1000 0 0 0 0 00 0 0 第第 1 单元单元 XXXX1000 0 0 0 0 00 0 1 第第 2 单元单元 XXXX1000 0 0 0 0 00 1

15、 0 最后最后 单元单元 XXXX1011 1 1 1 1 11 1 1 芯片地址用芯片地址用16进制表示：进制表示： 第第0 单元：单元：0800H 第第1 单元：单元：0801H 第第2 单元：单元：0802H 最后单元：最后单元：08FFH 地址范围：地址范围：0800H-08FFH 线译码的线译码的特点： 优点：优点： 连线简单，不需专门译码电路连线简单，不需专门译码电路 缺点：缺点： 1）地址有重叠。）地址有重叠。 一个存储单元可以通过一个存储单元可以通过 多个地址访问。多个地址访问。 2）地址分布不连续。）地址分布不连续。 3）容量扩展有限（）容量扩展有限（6K）。）。 2）部分译

16、码）部分译码 意义：意义：将将CPU 的部分高位地址线先通过译码器译码，的部分高位地址线先通过译码器译码， 再将译码后的信号接到集成芯片选片端。再将译码后的信号接到集成芯片选片端。 应用：应用：存储器芯片较多，而存储器芯片较多，而CPU寻址空间近似等于存储寻址空间近似等于存储 器容量。器容量。 问题：问题： 1）为什么要选用部分译码？）为什么要选用部分译码？ 2）部分译码的特点是什么？）部分译码的特点是什么？ 3）部分译码的数据线、地址线怎样连接？）部分译码的数据线、地址线怎样连接？ （2） A9A0D7D0 CE （7） A9A0D7D0 CE （1） A9A0D7D0 CE （1） A9A

17、0D7D0 CE （1） A9A0D7D0 CE 片选端片选端 D7D0 A9A0 译码器 A10 A11 A12 Y0 Y1 Y7 Y6 例例4、设、设CPU的地址线为的地址线为A0-A15，选用，选用1KX8的芯的芯 片片 设计容量为设计容量为8K字节的存储器。字节的存储器。 74LS138 分析：分析：1）数据线并连。）数据线并连。 2）低位地址线（）低位地址线（A0-A9）并联。）并联。 3）高位地址线的（）高位地址线的（A10-A12）通过译码器译码后，）通过译码器译码后， 连于不同的芯片。连于不同的芯片。 4）高位地址线的（）高位地址线的（A13-A15）用于使译码器正常译码。）用

18、于使译码器正常译码。 G2BG2AGCBAY7Y6Y5Y4Y3Y2Y1Y0 001 000L 001 001L 001 010L 001 011L 001 100L 001 101L 001 110L 001 111L 74LS138译码器功能表：译码器功能表： 例例3 3、80888088系统与存储器的连接系统与存储器的连接 A15A15A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0 第第 1 芯片芯片 000 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

19、0 1 0 1 第第 2 芯片芯片 001 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 3 芯片芯片 010 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 4 芯片芯片 011 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 5 芯片芯片 100 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 6 芯片芯片 101 0 1 0 1 0 1 0

20、1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 7 芯片芯片 110 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 第第 8 芯片芯片 111 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 全译码全译码特点： 优点：优点： 1）地址分布连续，没有重叠。）地址分布连续，没有重叠。 2）可充分扩展存储器的容量）可充分扩展存储器的容量。 缺点：缺点： 需要专门译码电路需要专门译码电路 3）部分译码）部分译码 意义：意义：将将CPU 的全部高位地址线通过

21、译码器的全部高位地址线通过译码器 译码，而全部高位地址线直接与芯片选片端相译码，而全部高位地址线直接与芯片选片端相 连。连。 特点：特点：介于线译码与全译码之间介于线译码与全译码之间 A19A15A14A12A11A0 译码器译码器 输出输出 地址范围地址范围 全全0000从全从全0到全到全1Y0*00000H01FFFH 全全0OO1从全从全0到全到全1Y1*02000H03FFFH 全全0010从全从全0到全到全1Y2*04000H05FFFH 全全0011 从全从全0到全到全1 Y3*06000H07FFFH 全全0100从全从全0到全到全1Y4*08000H09FFFH 全全0101从

22、全从全0到全到全1Y5*0A000H0BFFFH 全全0110从全从全0到全到全1Y6*0C000H0DFFFH 全全0111从全从全0到全到全1Y7*0E000H0FFFFH 三、三、80868086系统与存储器的连接系统与存储器的连接 8086CPU的存储器组织采用的存储器组织采用2体结构，把体结构，把 1MB存储器分为存储器分为2个个512KB的存储体，即分为偶的存储体，即分为偶 地址库与奇地址库（简称偶字库和奇字库）各地址库与奇地址库（简称偶字库和奇字库）各 512KB. 仅当仅当A0=0时，访问偶地址库中一个字节，时，访问偶地址库中一个字节， 仅当仅当BHE=0BHE=0时，访问奇地

23、址库中一个字节，时，访问奇地址库中一个字节， 当二者均为当二者均为0时，访问偶地址的一个字。时，访问偶地址的一个字。 根据根据8086存储器组织，在图存储器组织，在图5-21中，由中，由U1与与 U2两片两片74LS138三一八译码器，分别产生奇偶三一八译码器，分别产生奇偶 地址库的片选信号地址库的片选信号 nU1的与的与U2的是同一地址范围内偶地址片选与的是同一地址范围内偶地址片选与 奇地址片选，由奇地址片选，由U1的选中的选中1#存储器芯片，其存储器芯片，其 数据线接至数据线接至8086系统数据线上的系统数据线上的D7D0，由，由 U 2 的选中的选中2#存储器芯片，其数据线接至存储器芯片

24、，其数据线接至 8086系统数据线上的系统数据线上的D15D8，至于，至于U1和和U2 的的的连接及工作机制均与相同，的连接及工作机制均与相同，16个片选个片选 的地址范围示于表的地址范围示于表5-8中中 6.3 主存储器接口 一、一、EPROM与与CPU的接口的接口 1、2716有容量是多大？有哪些数据线、地址线和控制线？有容量是多大？有哪些数据线、地址线和控制线？ 2、2716内部排列成什么阵列？又被分成内部排列成什么阵列？又被分成8个什么矩阵？个什么矩阵？11根根 地址线如何在内部进行译码选种某个单元。地址线如何在内部进行译码选种某个单元。 3、2716的工作方式有哪几种？控制信号如何配

25、合读出一个数的工作方式有哪几种？控制信号如何配合读出一个数 据？据？ 4、CPU与与2716连接时，连接时，CPU如何产生如何产生CE、OE信号？信号？ 5、CPU与与2716连接时，如何计算所需连接时，如何计算所需2716芯片的数量？芯片的数量？ 6、 CPU与与2716连接时，连接时，CPU 的数据线、地址线和控制线如的数据线、地址线和控制线如 何与何与2716的数据线、地址线和控制线连接。的数据线、地址线和控制线连接。 7、如何分析每一片、如何分析每一片2716在存储器系统中地址的分配？在存储器系统中地址的分配？ 1、2114有容量是多大？有哪些数据线、地址线和控制线？有容量是多大？有哪些数据线、地址线