电子技术综合课程设计八位数字抢答器课程设计

1、广东工业大学华立学院 课 程 设 计（论文）课程名称 电子技术综合课程设计 题目名称 八位数字抢答器设计 学系学部 机电与信息工程学部 专业班级 学号 学生姓名 指导教师 年月日广东工业大学华立学院课程设计（论文）任务书题目名称八位数字抢答器学生学部（系）专业班级姓 名学 号一、课程设计的内容 设计一个8位数字抢答器。二、课程设计的要求与数据设计要求包括：1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮s0 s7表示。 2. 设置一个系统清除和抢答控制开关s，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手 的编号一直保持到主持人

2、将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。三、课程设计应完成的工作1. 利用各种电子器件设计8位数字抢答器； 2. 利用de2板对所设计的电路进行验证； 3. 总结电路设计结果，撰写课程设计报告。四、课程设计进程安排序号设计各阶段内容地点起止日期1选择课程设计题目，分析题

3、目要求及熟悉实验软件。图书馆宿舍2014/06/232查阅资料，提出设计方案并讨论，设计电路。图书馆宿舍2014/06/253进行原理图输入并调试电路综合楼2014/06/274调试电路、改进综合楼2014/06/285下载并检查综合楼2014/06/30五、应收集的资料及主要参考文献1谢云，现代电子技术实践课程指导，机械工业出版社，2003 2姚福安，电子电路设计与实践，山东科学技术出版社，20013杨素行，模拟电子技术基础简明教程，高等教育出版社，20064阎石，数字电子技术基础，高等教育出版社，2004发出任务书日期： 年 月 日 指导教师签名：计划完成日期： 年 月 日 教学单位责任人

4、签章：八位数字抢答器设计摘 要抢答器可以根据抢答情况,显示优先抢答者的号数。同时蜂鸣器发声,表示抢答成功。抢答器由抢答,编码,优先,锁存,数显及负数电路组成。具体操作是这样的。主持人手里有一个控制键,主持人先操作“清除”,然后操作“开始”。于是,八个选手或八个代表团就能在定时期间内进行抢答,最先按键的选手,在把按钮按下后,蜂鸣器发声,同时数码管显示,优先抢答者的号码,而其它在其后按键的选手,则没有实质性的有效反应,只能等待下一轮的比赛,在下一轮比赛,在下一轮比赛开始。主持人要先操作“清除”后,在操作“开始”即可从新开始新一轮的比赛。一、八位数字抢答器的基础抢答器可以根据抢答情况,显示优先抢答者

5、的号码同时蜂鸣器发声,表示抢答成功.其在竞赛,文体娱乐活动(抢答活动)中,能准确公正,直观地判断出抢答者的对象,通过抢答者的指示灯显示,数码显示和警示显示等手段指示出第一抢答者。1.1抢答器的分类 随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点。技术工艺是衡量一个企业是否具有先进性，是否具有市场竞争力，是否能不断领先竞争者的重要指示依据。了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。目前市场上抢答器种类很多，功能各异价格差异也很大。那么悬着一款真正适合智能抢答器就非常重要。一般抢答器由

6、单片机以及外围电路组成,分为八路和十路等不同,抢答器背面的接口有几组,和外形没有关系。智能抢答器分为电子抢答器和电脑抢答器。电子抢答器电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成,其搭配的配件不同又分为非语言非记分抢答器多适用于学校和企事业单位举行的简单抢答活动。 电脑抢答器电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。无线电脑抢答器是由主机和抢答器专用的软件和无线按钮利用电脑和投影仪,可以把抢答气氛活跃起来,一般多使用于电台等大型活动。有线电脑抢答器也是由主机和电脑配合起来,电脑在和投影仪配合起来,利用专门研发的配套的抢答器软件,可以十分完美的表现抢答的气氛。1.2八位数字

7、抢答器的现状及应用抢答器在现代生活中起着越来越重要的作用,电台、大型家庭服务类节目等，同时在报警系统中均有抢答器的身影，特别是个人发明及应用，让抢答器进入我们千家万户，而且在计数器之中也有涉猎，即短信计数器。进入21世纪越来越多的电子产品出现在人们的日常生活中，例如企业学校和电视台等单位常举办各种智力竞赛，抢答计分器是必要设备。过去在举行的各种竞赛中我们经常看到各类抢答的环节，举办方多采用让选手通过举答题板的方法判断选手的答案，这在某种程度上会因为主持人的主观判断造成比赛的不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛，因此，为了克服这种现象的惯性发生人们利用各种资源和

8、条件设计出很多种类的抢答器。从最初的简单抢答按钮，到最后的显示选手号的抢答器，在到现在的数显抢答器，其功能也在一天天的趋于完美，不但可以用来倒计时抢答，还兼具报警。计分显示，等等功能，有了这些更准确的仪器使得我们的竞赛变得更加精彩纷呈，也是比赛更突显公平公正的原则。随着科技的不断的进步抢答器的制作也更加追求精益求精，人们摆脱了耗费很多元件来实现用指示灯和一些电路来实现简单的抢答功能。实地个抢答的参赛者的编号能通过指示灯显示出来，避免不合理不公平的现象发生。1.3八位数字抢答器的设计任务和要求 我选择的课程任务是设计一个8位数字抢答器。设计要求包括： 1. 抢答器同时供8名选手或8个代表队比赛，

9、分别用8个按钮s0 s7表示。 2. 设置一个系统清除和抢答控制开关s，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。1.4八位数字抢答器的电路原理及设

10、计方案抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系

11、统通过一个指示灯报警并禁止抢答，定时显示器上显示00。因此要完成抢答器的逻辑功能，该电路至少应包括输入开关、数字显示、判别组控制以及组号锁存等部分。2.1 原理框图 图一 原理框图2.2 设计思路 1. 抢答器供8名选手比赛，分别用8个按钮s0 s7表示。这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开sw0到sw7关，让每个选手拨动开关后产生相应的信号就可以了。不同的选手拨动按钮发出信号通过74ls148编码器进行编码，编码后输出信号进行下一步的译码和锁存。 2. 设置一个系统清除和抢答控制开关s，该开关由主持人控制。在这里首先通过管脚分配把开关s分配到相应一个拨动开关，这个就是开关s

12、w16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74ls373具有锁存功能，可以在一个选手按下按钮后进行锁存，其他的选手不能在抢答。锁存相应的编号时，由于编码器编的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是用74ls83这样在后面的74ls47译码器上就可以显示1到8的号码。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，

13、定时器进行减计时。74ls192具有减法功能，通过使用74ls192可以对设定的时间进行自减。只需要给定74ls192秒脉冲就可以。同时74ls192结合74ls47可以对所设定的抢答时间和选手抢答的时间显示出来。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74ls148编码器的gsn端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74ls148编码器的gsn端口可以停止7

14、4ls192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74ls192的十位的ldn端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74ls192的十位的bon端口会发出一个低电平，可以连接到脉冲上，让脉冲停止，数码管上显示的是00.2.3 设计流程图图二 流程图2.4 设计方案 整体的电路可以分为两部分，一个是抢答电路，第二部分是定时，报警电路。 1 .抢答的部分：抢答器供8名选手比赛，分别用8个按钮s0 s7表示。通过管脚分配把按钮分配

15、到实验版上的拨动开sw0到sw7关，让每个选手拨动开关后产生相应的信号。不同的选手拨动按钮发出信号通过74ls148编码器进行编码，编码后输出信号进行下一步的译码和锁存。设置一个系统清除和抢答控制开关s，开关由主持人控制。通过管脚分配把开关s分配到相应一个拨动开关sw16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74ls373具有锁存功能，可以在一个选手按下按钮后进行锁存，其他的选手不能在在有选手抢答后再进行抢答。锁存相应的编号时，由于编码器编

16、的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是使用用74ls83，加1后在就可以在数码显示管上显示1到8的号码。 2. 定时抢答功能，和报警部分：一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。74ls192具有减法功能，通过使用74ls192可以对设定的时间进行自减。74ls192进行工作的时候需要给定秒脉冲。同时74ls192结合74ls47可以对所设定的抢答时间和选手抢答的时间显示出来。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持

17、人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74ls148编码器的gsn端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74ls148编码器的gsn端口可以停止74ls192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。若定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74ls192的十位的ldn端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74ls192的十位的bon端口会发出一个低电平，

18、可以连接到脉冲上，让脉冲停止输到加法器上，那么数码管显示的是00。三、单元电路设计与实现整个电路分为编码单元，锁存单元，加法器单元，设定抢答时间单元，和译码单元五个部分。3.1 编码单元在选手按动按钮后，发出相应的信号。使用74ls148对信号进行编码，优先判决器是由74ls148集成优先编码器等组成。该编码器有8个信号输入端，3个二进制码输出端，输入使能端ei，输出使能端eo和优先编码工作状态标志gs。其功能表如表5.24.1所示。从功能表中可以看出当ei“0”时，编码器工作，而当ei“1”时，则不论8个输入端为何种状态，输出端均为“1”，且gs端和eo端为“1”，编码器处于非工作状态,这种

19、情况被称为输入低电平有效。图3 优先编码器74ls148功能表输 入输 出ei i0 i1 i2 i3 i4 i5 i6 i7a2 a1 a0 gs eo1 1 1 1 1 10 1 1 1 1 1 1 1 11 1 1 1 00 00 0 0 0 10 0 10 0 1 0 10 0 1 10 1 0 0 10 0 1 1 10 1 1 0 10 0 1 1 1 11 0 0 0 10 0 1 1 1 1 11 0 1 0 10 0 1 1 1 1 1 11 1 0 0 10 0 1 1 1 1 1 1 11 1 1 0 1（表中代表任意状态） 由74ls148集成优先编码器组成的优先判决器

20、如图所示，当抢答开关s1s7中的一个按下时，编码器输出相应按键对应的二进制代码，低电平有效。编码器输出aoa2、工作状态标志gs作为锁存器电路的输入信号，而输入使能端ei端应和锁存器电路的q0端相联接，目的是为了在ei端为“1”时锁定编码器的输入电路，使其它输入开关不起作用。具体实现电路为：图四 编码单元3.2 锁存单元 74ls373功能表：e g d q l h h h l h l l l l x q 上表是74ls373的真值表，表中： l低电平；h高电平； x不定态； q0建立稳态前q的电平；g输入端，与8031ale连高电平：畅通无阻低电平：关门锁存。oe使能端，接地。 当g=“1”

21、时，74ls373输出端1q8q与输入端1d8d相同；当g为下降沿时，将输入数据锁存。 那么按照实验的要求，编码器的输入就只有三个，因此只用到q1到q3，而q4接上74ls148的gsn，再和74ls373的输出d4通过与非门连接起来，输到74ls373的g端口。从而达到锁存的目的。具体电路图为：图五 锁存单元3.3 加法器单元由于选手输入的是0到7，所以要每个都加上1，让数码管显示的是1到8，因此要使用加法器。加法器的真值表为：a1a3 b1b3 a2a4 b2b4 | s1s3 s2s4 c2c4 | s1s3 s2s4c2c4l l l l | l l l | h l lh l l l

22、| h l l | l h ll h l l | h l l | l h lh h l l | l h l | h h ll l h l | l h l | h h lh l h l | h h l | l l hl h h l | h h l | l l hh h h l | l l h | h l hl l l h | l h l | h h lh l l h | h h l | l l hl h l h | h h l | l l hh h l h | l l h | h l hl l h h | l l h | h l hh l h h | h l h | l h hl h h h |

23、 h l h | l h hh h h h | l h h | h h h因此要使加法器加上1，那么，令74ls83的a1，a2，a3对应74ls373的q1,q2,q3作为输入的数据，而b1,b2,b3,b4,a4则接地。具体的电路图为：图六 加法单元3.4 设定抢答时间单元 74ls192是双时钟方式的十进制可逆计数器。(bcd,二进制)， cpu为加计数时钟输入端，cpd为减计数时钟输入端。 ld为预置输入控制端，异步预置。 cr为复位输入端，高电平有效，异步清除。 co为进位输出：1001状态后负脉冲输出， bo为借位输出：0000状态后负脉冲输出。 因此设定脉冲输入后，需要使用两个7

24、4ls192，一个作为个位，一个作为十位。个位的bo连接到十位的脉冲输入， 十位的bo就连接到脉冲，表示时间到的时候脉冲不对74ls194作用。具体的电路如下：图七 设数单元3.5 译码单元译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74ls47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。具体的连接电路为：图八 译码单元四、实验结果按照设计时的思路，把电路图连接好。经过改错，编译，分配管脚，然后就可以看到实验结果。我的管脚分配为：sw0到sw7为选手的编号，分别为1到8。sw8到sw11为设定抢答时间的个位，sw12到sw15是设定抢答时间的十位。sw16为设定抢答时间的置位端。sw17为开始键。实验结果为： 主持人先按下置位端，就可以设定抢答时间，按照个位和十位的拨动开关设定，在对应的数码管上可以看到相应的抢答时间。然后主持人就可以按下开关让选手抢答，这时候抢答时间开始自减，在这个时间内，如果有选手抢答，数码管上会显示相应的选手号，在这个时候，如果有其他的选手也按下了抢答按钮，显示器不会显示。如