利用IC芯片设计实用用电子秒表电路毕业设计

1、信息职业技术学院 毕业设计说明书(论文) 设计(论文)题目: 利用 ic 芯片设计 实用秒表电路 专 业: 通信技术 班 级: 通技 06-2 学 号: 姓 名: 指导教师: 职业技术学院毕业设计（论文）任务书职业技术学院毕业设计（论文）任务书 学 生 姓 名 学号班级 通技 06-2 专业通信技术 设计（或论文）题目利用 ic 芯片设计实用秒表电路 指导教师姓名职 称工作单位及所从事专业联系方式备 注 工程师 高级 工程师 设计（论文）内容： （1）设计指标 设计一个能对从某一时刻到另一时刻的时间间隔进行计时的秒表； 要求所设计的秒表最小可以测定到 1/100s； 要求最大计数可计到 59.

2、99s，当变为 60.00 的同时预置为 00.00； 要求秒表的计数输入有两种方式：一种是复位输入，一种是计数输入。 （2）设计要求 画出电路原理图（或仿真电路图） ； 元器件及参数选择。 进度安排： 第 5 周：任务下达，理解消化任务要求；初步设计方案确定； 第 6 周第 10 周：设计方案确定，分模块部分完成； 第 11 周：中期检查，查找问题，分析解决难点； 第 12 周第 15 周：分模块调试，整体电路调试，论文书写等； 第 16 周：答辩。 主要参考文献、资料(写清楚参考文献名称、作者、出版单位)： 1潘松，黄继业数字电路技术实用教程科学出版社，2006 2马淑华，高原电子设计自动

3、化北京邮电大学出版社，2006 审 批 意 见 教研室负责人： 年 月 日 备注：任务书由指导教师填写，一式二份。其中学生一份，指导教师一份。 i 目录 摘要.1 第 1 章绪论.2 第 2 章方案设计.3 第 3 章单元电路设计.4 3.1脉冲源产生电路设计.4 3.1.1石英晶体振荡电路.4 3.1.2石英晶体并联谐振振荡器工作原理.4 3.2脉冲源信号分频设计.5 3.2.1同步十进制计数器 74ls160 介绍.5 3.2.2利用 74ls160 计数器芯片实现分频的工作原理.6 3.3计数器设计.7 3.4复位、启动和停止控制电路设计.8 3.4.1复位电路设计.8 3.4.2r-s

4、 锁存器工作原理 .8 3.4.3利用 r-s 锁存器控制秒表的启动和停止.10 3.5译码驱动显电路设计.10 3.5.1显示译码器的选用.10 3.5.274ls49 译码器工作原理及功能 .11 3.5.3显示器的选择.13 总结.14 致谢.15 参考文献.16 附录实用电子秒表电路原理图.17 第 1 页共 17 页 摘要 20 世纪末，电子技术获得了飞速的发展，现代电子产品渗透到社会各个领域， 有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品 性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵， 秒表计时器常常用于体育竞赛及各种其他要求

5、有精确时间的各领域中。秒表的数字 化给人们生产生活带来了极大的方便，而且大大地扩展了它的功能。因此，研究其 应用，有着非常现实的意义。此设计的实用秒表电路由启动/停止和复位电路、脉冲 源、分频器电路、计数电路、译码驱动和显示器组成，选用常见的 ic 芯片构成。 关键词电子秒表；译码器；译码显示器 四川信息职业技术学院毕业设计说明书 第 2 页共 17 页 第 1 章绪论 随着社会的进步，电子技术的飞速发展，数字模拟电子技术、微电子技术也快 速发展使得大量集成芯片出现，集成 ic 芯片其微小的体积和极低的成本，广泛应用 于家用电器、仪器仪表、工业控制单元以及通信产品中，成为现代电子系统中最重 要

6、的智能化工具。同时可以实现很多功能代替原来的模拟电路。这样利用集成芯片 和电子电路就可以很方便的进行设计，其中最典型、现在应用也很多的就是电子产 品的设计。电子秒表已为人们生活中必不可少的一种工具，尤其是在现在这个讲究 效率的年代，电子秒表更是在人类生产、生活、学习等多个领域得到广泛的应用。 在很多实际生活中，电子秒表不单是简单的计数，更多的是运用到控制系统中。诸 如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、 定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等实现自动化的精确 控制中。因此，研究电子秒表及扩大其应用，有着非常现实的意义。数字电子秒表 的设计方法

7、有很多种，例如可以用专用的 ic 芯片配以显示电路及所需要的外围电路 组成电子秒表；也可以用中小规模的集成电路组成电子秒表；还可以利用单片机来 制作电子秒表。这些方法各有特点，其中利用 ic 芯片设计的电子秒表电路的具有稳 定度好，精度高，电路结构简单，元件芯片市场较易购买等特点。此次设计选用了 ic 芯片设计的实用秒表。 四川信息职业技术学院毕业设计说明书 第 3 页共 17 页 第 2 章方案设计 电子秒表电路由启动/停止电路、复位电路、时钟脉冲电路、分频器电路、计数 电路、译码驱动和显示器六部分组成。电子秒表的设计框图如图 2-1 所示。 图 2-1设计框图 计数前，先按下复位开关，计数

8、器清零。按下启动开关，开始计数。石英晶体 振荡器产生稳定的脉冲信号，作为电子秒表的时间基准，经过分频器分频输出标准 0.01s 时钟脉冲输入计数电路，计数器输出端接译码器输入端，译码器译码，译码完 成通过显示管显示。按下停止开关，在与非门的功能控制下，停止计数，完成一次 计数。复位清零完成后就可以开始新一轮的计数了。 四川信息职业技术学院毕业设计说明书 第 4 页共 17 页 第 3 章单元电路设计 3.1脉冲源产生电路设计 3.1.1石英晶体振荡电路 石英晶体振荡电路、lc 谐振电路、rc 谐振电路、555 定时器构成的多谐振荡器 等都可以产生脉冲信号，相比之下石英晶体具有振荡频率准确、电路

9、结构简单、选 频特性极好、稳定度高等特点。结合设计要求选用了石英晶体振荡器产生脉冲源。 比较容易买到的石英振子的频率通常是在几百 khz 到几 mhz 的范围，此次设计选 用了频率为 1mhz 的 hc6u 型石英振子。采用结构较简单的门电路构成的石英晶体 并联谐振振荡电路。 3.1.2石英晶体并联谐振振荡器工作原理 石英晶体并联谐振振荡电路图如图 3-1 所示。 11 12 13 :4 1mhz 1m 47p 47p gnd gnd +5v 产生1mhz的脉冲 图 3-1石英晶体并联谐振振荡电路图 图 3-1 石英晶体两端的电容通过接地并联，石英晶体与这两个电容构成一个并 联谐振电路，也是构

10、成一个 型选频网络反馈通道（也称 型谐振电路） 。当电容的 损耗电阻大时，电路的 q 值会下降，同时会使晶体的特性恶化，为避免这种情况， 四川信息职业技术学院毕业设计说明书 第 5 页共 17 页 可以在与非门输出端与选频网络间串入一个电阻，这个电阻阻值为 1m左右，但 连接线要粗而短，这样可以减少产生损耗，而且还能防止混入干扰源而干扰了振荡 器的正常工作。信号通过石英晶体构成的 型谐振电路返回与非门的输入端，形成 反馈振荡。由此可见该电路的振荡频率是由 型谐振电路所决定的。当然，主要还 是石英晶体所决定。图 3-1 中选用的石英振子频率为 1mhz，这样就可以产生 1mhz 的脉冲源。 3.

11、2脉冲源信号分频设计 电路需要 100hz 信号，而石英晶体振荡器电路产生的脉冲源为 1mhz，分频 1mhz 信号得到 100hz 信号必须进行万分频。分频电路可由 d 触发器、锁相环电路、 计数器电路等构成，在本电路设计中采用同步十进制计数器 74ls160 构成万分频器， 以得到电路需要的频率信号。 3.2.1同步十进制计数器 74ls160 介绍 74ls160 芯片管脚如图 3-2 所示。 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 74ls 160 图 3-274ls1

12、60 芯片管脚图 图 3-2 的 74ls160 芯片管脚中，p0、p1、p2、p3为输入端，q0、q1、q2、q3为 输出端，tc 为进位输出端，clk 为时钟控制端，mr 为清零端，pe 为预置端， cep、cet 为计数使能端。74ls160 计数器具有以下功能： 1异步清零功能 当 mr0 时，不管其他输人端的状态如何（包括时钟信号 cp） ，4 个触发器的 输出全为零。 四川信息职业技术学院毕业设计说明书 第 6 页共 17 页 2同步并行预置数功能 在mr1 的条件下，当pe1 且有时钟脉冲cp的上升沿到来作用时， p0、p1、p2、p3输入端的数据将分别q0、q1、q2、q3被所

13、接收。由于预置操作必须有 cp脉冲上升沿到来有效，故称为同步置数。 3保持功能 在 mr=pe1 的条件下，当 cet、cep 不同时 1 时，不管有无 cp 脉冲作用， 计数器都将保持原有状态不变（停止计数）。 3.2.2利用 74ls160 计数器芯片实现分频的工作原理 石英晶体振荡器提供的脉冲源为 1mhz，达不到秒表计数的精度。因此必须对 脉冲源信号进行分频，经计算要将 1mhz 脉冲信号变为 100hz 的脉冲信号须进行 1/10000 的分频，在分频电路的选择上，可以用四片 74ls160 计数器芯片来实现。 具体连接电路如图 3-3 所示。由于只对信号分频不用计数，可以把四个输入

14、端连接 出来一起接地，输出端不做处理，清零端(mr)和预置端（pe）接+5v(高电平)。通 过低位计数器的进位端 tc 控制高位 cep、cet(控制端)即可实现分频。 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 4 7 4l s1 60 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 5 74l s1 60 p0 3 p1 4 p2 5 p3 6 q0 14 q1

15、 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 6 74l s1 60 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 7 74l s1 60 vcc +5v v cc +5v v cc +5v v cc +5v g ndg ndg ndg nd v cc +5v 输入的1mhz脉冲 1/10分频1/100分频 1/1000分频1/10000分频 输出稳定100hz脉冲 图 3-374ls160 构成万分频器电路 由于只对脉

16、冲信号分频，所以没有必要对清零端进行强制复位；时钟控制端 （clk）接输入的 1mhz 脉冲源，当 u4接收到输入的 1mhz 脉冲源，u4开始计数， 当 u4接收到第十个脉冲时，u4的 15 脚 tc（进位控制端）输出由低电平跳变为高 电平，u5的 cet、cep（计数使能端）变为高电平，u5开始计数，再来一个脉冲 四川信息职业技术学院毕业设计说明书 第 7 页共 17 页 u4又从“0001”开始新一轮的计数，计满 10 又向 u5进位，依次类推，u5计满 10 又向 u6进位，u6计满 10 又向 u7进位，从而完成万分频工作，得到电路需要的 100hz 信号，通过 u7的 tc（进位端

17、）输入计数部分。 3.3计数器设计 计数器电路同样可以用同步十进制计数器 74ls160 芯片设计，由芯片 74ls160 计数器芯片构成的计数器电路如图 3-4 所示。 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 8 74l s160 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 9 74l s160 p0 3 p1 4 p2 5 p3 6 q0 14 q1 1

18、3 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 10 74ls 160 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10 clk 2 pe 9 mr 1 u 11 74ls 160 vccvcc vcc vccvcc +5v位位位位位位位 位位位位 1 2 3 u 16a 74ls 00 图3-4计数设计电路图 在图中把 u8、u9、u10、u11的四个输入端接地，四个计数器的输出端 q0、q1、q2、q3分别接四个译码器的输入端 a、b、c、d，四个计数器的清零端

19、 (mr)接复位开关的“1”电平端，预置端（pe）固定在高电平（+5v） 。四个计数器 的时钟控制端（clk）接输入的 100hz 脉冲源，四个计数器芯片同时处于工作状态， 按下启动开关，100hz 脉冲源从 u8的 clk（时钟控制端）输入，u8芯片作为低位， 当低位计数器计数状态从 0 到 9 时，tc=0，高位计数器的 cet=cep=0，处于保持 状态，高位计数器不能进行计数；当低位计数器计数到 9 状态（即 p0p1p2p3=1001） 时，第十个 cp 脉冲到来时，u8计数器输出由“1001”变为“0000”同时 tc 端向 高位计数器进位，高位计数器的 cep=cet=1，处于计

20、数状态，允许计数，使高位计 数器加 1。也就是说，低位计数器每一个计数循环（10 个状态）中，tc 端只有在最 后一个状态发出一个进位控制信号，才开启高位计数器进行计数。本次进位完毕后， 低位计数器自动归 0，同时 u8的 tc=0，使高位计数器的 cep=cet=0，封锁了高位 四川信息职业技术学院毕业设计说明书 第 8 页共 17 页 计数器的 clk 端，即使有 cp 脉冲，高位计数器也不计数。从而使得低位计数器每 一个计数循环完成后，允许高位计数器计数 1，达到进位计数的目的。当按下停止 开关 s2，与非门 u3关闭，时钟源信号无法通过，停止计数。u11是 10s 位计数器， 它的 q

21、1、q3端接与非门 u16的输入端，与非门 u16输出端接四个计数器清零端即可 实现计数到 59 秒 99 的同时自动跳到 00 秒 00。计数前，先按下复位开关 s3，四个 计数器全部清零。 3.4复位、启动和停止控制电路设计 3.4.1复位电路设计 在记数前要对秒表先进行清零处理。该秒表设计的复位开关如图 3-5 所示。 10k v cc s3 位位位位 位位位位位位 位位位位位位 位位位位位位 位位位位位位 图 3-5复位开关电路图 复位开关的一端接“+5v”的电源提供“1”电平，一端接地提供“0”电平。 四个计数器的清零端接复位开关的“1”电平端。计数前，按下复位开关，这时复位 开关送

22、出“0”电平到计数器的清零端，计数器清零。 3.4.2r-s 锁存器工作原理 r-s 锁存器如图 3-6 所示。 四川信息职业技术学院毕业设计说明书 第 9 页共 17 页 1 2 3 a 74 ls 00 1 2 3 a 74 ls 00 图 3-6r-s 锁存器电路图 图 3-6 中、为 r-s 锁存器的两个输入端，低电平有效；q 和为两个互 d r d sq 补的输出，从图上不难看出，当、为高电平时输出状态不发生变化，而仅当 d r d s 其中一个输入为低电平时，输出才发生变化，r-s 锁存器的工作过程，可分四种情 况加以讨论： 1=0，=0；从电路上可以看出，当=0，=0 时，q=1

23、，而锁存 d r d s d r d sq 的 q、是两个互补的输出，而现在两个输出相等，这是不允许的，故这种情况对q 于锁存器来讲是不允许的，故通常称其为不允许的状态。 2=0，=1；由于=1，故 q 的状态取决于的状态，而由于=0， d r d s d sq d r =1,故 q=0，所以说当=0，=1 时触发器被置 0，故称为置 0 状态；q d r d s 3=1，=0；这跟上一种情况正好相反，其 q=1，=0，即触发器被置 d r d sq 1，故称为置数状态。 4=1，=1；由于 r-s 的输入为低电平有效，而现在两个输入皆为高电平， d r d s 故其输出状态保持不变，称为保持

24、状态。功能归纳如下表 1 所示。 表 1r-s 锁存器功能表 d r d s qnqn+1说明 000x 001x 不允许状态 0100 0110 触发器置 0 四川信息职业技术学院毕业设计说明书 第 10 页共 17 页 1001 1011 触发器置 1 1100 1111 触发器保持原状态不变 3.4.3利用 r-s 锁存器控制秒表的启动和停止 秒表的启动和停止电路如图 3-6 所示。 1 2 3 u1a u1 4 5 6 b u2 s1 s2 gnd gnd 10k 10k vcc +5v 8 9 10 c u3 启动开关 停止开关 送来的脉冲 加入计数器的脉冲 图 3-6启动和停止控制

25、电路图 由图 3-6 可看出，启动和停止开关间接入了“+5v”电源提供“1”电平。当按 下启动开关 s1时，即=0,=1，由 r-s 锁存器功能表可知，将从锁存器输出一个 d r d s “1”电平，与非门 u3被打开门，此时 100hz 脉冲信号通过 u3作为计数脉冲加于 计数部分的 1/100s 计数器的时钟端 clk，开始计数。想要停止计数，只需按下停止 开关 s2，由于停止开关的一端接 r-s 锁存器，一端接地，所以当按下 s2时，即 d s =1,=0，由 r-s 锁存器功能表得知，锁存器将送出一个“0”的电平，来的 d r d s “0”低电平信号使 u3门闭合，100hz 脉冲信

26、号无法加于计数器部分，从而达到停 止计数的控制。复位清零完成后就可以开始新一轮的计数了。 3.5译码驱动显电路设计 3.5.1显示译码器的选用 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用 四川信息职业技术学院毕业设计说明书 第 11 页共 17 页 到显示译码器。显示译码器主要用来驱动各种显示器件，如 led、lcd 等，从而将 二进制代码表示的数字、文字、符号“翻译”成人们习惯的形式，直观地显示出来。 目前用于显示电路的中规模译码器种类很多，其中用得较多的是七段显示译码 器。译码器的输出分低电平有效和高电平有效两种。例如译码器芯片 74ls46、74ls47 为低电

27、平有效，可用于驱动共阳极的 led 显示器； 74ls48、74ls49、cd4511 为高电平有效，可用于驱动共阴极 led 显示器。74ls49 译码器芯片较常用，对应选用的 led 显示器容易购买，此次设计选用了 74ls49 译 码器。 3.5.274ls49 译码器工作原理及功能 74ls49 译码器芯片管脚图如图 3-7 所示。 图 3-774ls49 的管脚图 图 3-7 中译码输入端：a、b、c、d，为 8421bcd 码； 七段代码输出端：a、b、c、d、e、f、g，某段输出为高电平时该段点亮，用以 驱动高电平有效的七段显示 led 数码管； 灭灯控制端：ib，当 ib=1

28、时，译码器处于正常译码工作状态；若 ib=0，不管 a、b、c、d 输入什么信号，译码器各输出端均为低电平，处于灭灯状态。 具体实现功能见表 2 所示。 四川信息职业技术学院毕业设计说明书 第 12 页共 17 页 表 274ls49 功能真值表 输入输出 iba 采用 74ls49 驱动共阴型 led 数码管的译码电路如图 3-8 所示。 四川信息职业技术学院毕业设计说明书 第 13 页共 17 页 图 3-874ls49 驱动共阴型 led 数码管连接电路图 工作过程：74ls49 译码器的输入端 a、b、c、d 分别接计数器输出端的 q0、q1、q2、q3，74ls49 译码器的输出端“

29、a、b、c、d、e、f、g”接数码管的输入端， 灭灯控制端接“+5v”电源保证译码器处于正常译码工作状态，若计数端输入译码器 输入端的状态为“0000”，对照表 2 输出译码后将输出对应的“1111111” 七段显示码 送到七段显示器显示出“0”。 3.5.3显示器的选择 显示器件有很多种，如 led、lcd 数码管等，目前使用较多的是 led 七段显 示器数码管，led 七段显示数码管分共阴极和共阳极两种形式，本设计译码驱动部 分选用了 74ls49 译码器，由于 74ls49 译码驱动器输出是高电平有效，配接的显示 数码管须采用共阴极接法，所以选用了共阴极型 led 七段显示数码器。使用时

30、，公 阴极接地，7 个阳极“a、b、c、d、e、f、g”由相应的译码器 74ls49 的输出端 “a、b、c、d、e、f、g”来驱动，接入+5v 的电源为显示器供电。图 3-9 为 8421bcd 码对应的显示。 四川信息职业技术学院毕业设计说明书 第 14 页共 17 页 图 3-98421bcd 码对应的显示 计数时译码器输出的二进制代码送进显示管后，显示管就可以对应地显示出直 观的十进制数记录。 四川信息职业技术学院毕业设计说明书 第 15 页共 17 页 总结 本次的设计以 ic 芯片为核心，基于数字电子线路的电子秒表设计，通过仿真完 成了任务书所要求的：能从某一时刻到另一时刻的时间间

31、隔进行计时；秒表的精度 达到 0.01s。最大计数可计到 59.99s，当变为 60.00 的同时预置为 00.00；秒表的 计数输入有两种方式：一种是复位输入，一种是计数输入。通过本次设计，我从中 了解到了很多电子产品设计都是基于 ic 芯片的，其运用范围很广泛。以前学习数字 电子线路只知道一些芯片的简单介绍和功能，但不知道它们在现实生活中的具体应 用。这次的毕业设计加深了我的基础知识，更锻炼了思维和设计的能力，使我更好 的了解了常见芯片的用途及设计各种产品的过程。通过这次短暂的毕业设计，不仅 提高了我的理论水平，还真正做到学有所用。在其过程中我遇到了一些困难，但我 没有半途而废，没有灰心丧

32、气，克服了其中的困难，最终完成了设计。这次毕业设 计的经历使我终身受益，我感受到做设计是要用心去做的一件事情，是真正的自己 学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就 不会有所突破。在此要感谢我的指导老师，本次设计每个细节都离不开您的细心指 导，是您严谨细致，是您循循善诱的教导给予我无尽启迪，我才得以顺利完成此次 设计。 四川信息职业技术学院毕业设计说明书 第 16 页共 17 页 致谢 在设计完成之际，我要特别感谢我的指导老师弥锐老师的热情关怀和悉心指导。 在我撰写论文的过程中，弥锐老师倾注了大量的心血和汗水，无论是在设计的选题、 构思和资料的收集方面，还是在设

33、计的研究方法以及成文定稿方面，我都得到了弥 老师悉心细致的教诲和无私的帮助，特别是她广博的学识、深厚的学术素养、严谨 的治学精神和一丝不苟的工作作风使我终生受益，在此表示真诚地感谢和深深的谢 意。 在论文的写作过程中，也得到了许多同学的宝贵建议，同时还到许多在工作过程中 许多同事的支持和帮助，在此一并致以诚挚的谢意。 感谢所有关心、支持、帮助过我的良师益友。 最后，向在百忙中抽出时间对本文进行评审并提出宝贵意见的各位领导表示衷 心地感谢！ 四川信息职业技术学院毕业设计说明书 第 17 页共 17 页 参考文献 1潘松，黄继业数字电路技术实用教程北京：科学出版社，2006 2马淑华，高原电子设计

34、自动化北京：北京邮电大学出版社，2006 3卢毅，杨杰数字电路设计成都：电子科技大学出版社，2001 5胡汉才电子设计技术北京：清华大学出版社，2003 6许瑛琪数字电路设计实例北京：清华大学出版社，2002 7陆坤电子设计技术成都：电子科技大学出版社，1998 8李红青，孙晓民电子产品设计实用技术北京：航空航天大学出版社，2002 9许瑛琪电子设计实例北京：清华大学出版社，2002 10董凤毕业设计指导西安：西安电子科技大学出版社，2005 附录实用电子秒表电路原理图 p0 3 p1 4 p2 5 p3 6 q0 14 q1 13 q2 12 q3 11 tc 15 cep 7 cet 10

35、 clk 2 pe 9 mr 1 u 874ls 160 8 9 10 c u 3 1 2 3 a u 1 11 12 13 d u 0 4 5 6 u 1b u 2 y 1 c ry st al r 2 10k r 410m r 3 10k r 1 10k r 5300 r 10300 r 18300 r 8 300 r 9 300 r 11300 r 15300 r 16 300 r 17300 r 12300 r 13300 r 14300r 21300 r 19300 r 20300 r 25300 r 24300 r 23300 r 22300 r 6 300 r 7 300 b 1 c 2 bi 3 a 4 d 5 a 11 b 10 c 9 d 8 e 6 f 13 g 12 u 12 74ls 49 b 1 c 2 bi 3 a 4 d 5 a 11 b 10 c 9 d 8 e 6 f 13 g 12 74ls 49 u 13 b 1 c 2 bi 3 a 4 d 5 a 11 b 10 c 9 d