第12章组合逻辑电路分析与设计

1、第十二章第十二章 组合逻辑电路分析与设计组合逻辑电路分析与设计 确定确定 Y = Y2 Y3= A AB B AB . A B. . A B . A . . A B B Y1 . A B & & & & Y Y3 Y2 . . 反演律反演律 反演律反演律 ABAB ABY 0 0 1 1 0 0 1 1 1 0 01 =A B . A B . Y = AB AB . AB .B A Y A B = AB +AB =A B =1 A B Y 逻辑符号逻辑符号 =A B ABY 0 0 1 1 0 0 1 0 0 1 11 Y & & 1 . B A & C 1 0 1 A A =AC +BCY=

2、AC BC 设：设：C=1 封锁封锁 打开打开 选通选通A信号信号 Y & & 1 . B A & C 0 0 1 设：设：C=0 选通选通B信号信号 B =AC +BCY=AC BC 练习：分析该电路的逻辑功能 & & & & 1A B C L P & & & & 1A B C L P 练习：分析该电路的逻辑功能 解：第一步第一步：由逻辑图逐级写出表达式 第二步第二步：化简与变换 第三步第三步：由表达式列出真值表 ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )( 第四步第四步：分析逻辑功能 当A、B、C三个变量不一 致时，输出为“1”，所以这

3、个电路称为“不一致电路”。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 1 1 1 1 1 1 0 L 真值表真值表 2 加法器加法器 0 0 0 0 1 1+1 0 1 0 1 010 不考虑低位不考虑低位 来的进位来的进位 半加器实现半加器实现 全加器实现全加器实现 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 BABABAS . .A B S C ABC 输入输入 -1 表示低位来的进位表示低位来的进位 Ai Bi Ci-1 Si Ci 1iii1iii1iii1iiii CBACBAC

4、BACBAS 1iii1iii1iii1iiii CBACBACBACBAC 1ii1iiii CACBBA 1iii CBA 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 1 1ii1iiiii CACBBAC 1iiii CBAS & = 1 1 Ci Si & & 如何利用半加器构成全加器？ 1 Bi Ai Ci-1 Si CI CO B3A3C3 3 C4 4 S3 CI CO B2A2C2 2 C3S2 CI CO B1A1C1 C2S1 CI CO B0A0C0 0=0=0 C1S0 串行

5、进位并行加法器串行进位并行加法器 例：用4个全加器实现两个4位二进制加法器 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。 0 0 0 1 0 0 I0 I1 I2 I3 I5 I6 I 输入输入 输输 出出 Y2 Y1 Y0 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . = I4+ I5+ I6+ I7 Y1 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 + I6+ I7 Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7 . = I1 + I3+ I5

6、+ I7 1000000 0 111 I7I6I5I4I3I1I2 Y2Y1Y0 Y2 Y1 Y0 YS YEXI0 I1 I2 I3 I4 I5 I6 I7S 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 x x x x x x x x 1 1 1 1 1 1 1 1 x x x x x x x 0 x x x x x x 0 1 x x x x x 0 1 1 x x x x 0 1 1 1 x x x 0 1 1 1 1 x x 0 1

7、 1 1 1 1 x 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 输输 出出输输 入入 74LS148功能表功能表 的状态加以区分和，用种出现 作用有信号，其他输入不起，一旦优先级高的输入到优先级是 时，输入不起作用。 EXS YYYYY II S 1113 1 012 07 反码输出 Ys YEX Y0 Y1 Y2 G2 G3 G1 I0 I1 I2 I3 I4 I5 I6 I7 S & &1 & 1 & 1 & 11 1 1111 111 11 SIIIIIIIIIIY SIIIIIIIIY SIIIIY 76564364210 76

8、5435421 76542 GND Y Y ST I I I I 127654 00123EXSCC Y I I I I Y YU 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148管脚图 例如，计算机中访问某个地址或者访问某个外设，首先是经过译码， 找到被访问的设备和地址，然后再根据具体要求完成相应操作。 两个输入量二进制译码电路 S S B m0 B m0 A A m1 m1 m2 m2 m3 m3 & & & & 1 1 & & & & 1 1 1 输输 入入 A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0

9、0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 输输 出出 Y0=A B C Y1=A B C Y2=A B C Y3=A B C Y7=A B C Y4=A BC Y6=A B C Y5=A B C CBA 111 & Y0Y1Y2Y3Y4Y5Y6Y7 0 1 1 1 0 0 10000000 A A B B C C 标

10、准译码器74LS138电路 分析。74LS138是3-8译码 器，电路如图所示。 G0 Y0 G1 Y1 S1 G2 S2 Y2 S3 GS G3 Y3 G4 Y4 G5 A0 Y5 G6 A1 Y6 G7 A2 Y7 & & & & & & & 1 1 1 1 & 1 1 & 1 70127 60126 50125 40124 30123 20122 10121 00120 mAAAY mAAAY mAAAY mAAAY mAAAY mAAAY mAAAY mAAAY 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1

11、1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 x 1 0 0 0 0 0 0 0 0 0 x 1 1 1 1 1 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0S2+S3S1 输输 出出输输 入入 3-8译码器功能表译码器功能表 。输出端被封锁在高电平译码器被禁止，所有的正常工作状态。否则， 处于输出

12、为高电平，译码器时，是附加控制端，当和、 s GSSSSSS01 321321 0 A S 2-42-4线译码器线译码器 AB CD 0Y 1Y 2Y 时时，当当 0 S 3Y 1 A AE BECEDE +Ucc(5V) R2 R5 R1 UC2 T3 T4 F A T2 B T1 E T5 D R3 R4 & Y E B A 逻辑符号逻辑符号 0 高阻高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 ABEY 1E 0E ABY 功能表功能表 总线总线 时时，当当 0 S 0 0 总线总线 0 A S 2-42-4线译码器线译码器 AB CD AE BECEDE 0Y

13、1Y 2Y 3Y 1 A 脱离总线脱离总线 数据数据 二二 十十 进进 制制 代代 码码 g f e d c b a （ 由七段发光二极管构成由七段发光二极管构成 例：例： 共阴极接法共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1 低低 电电 平平 时时 发发 光光 高高 电电 平平 时时 发发 光光 共阳极接法共阳极接法 abcgdef d g f ec b a g f e d c b a 共阴极接法共阴极接法 abcdefg Q 3 Q2 Q 1 Q 0 a g f e d c b 译译 码码 器器 二二 十十 进进 制制 代代 码码 1 0

14、 0 1 0 1 1 1 1 1 1 7个个 4位位 g f e d c b a Q3 Q2 Q1 Q0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0

15、 1 1 9 BS204 A0 A1 A2 A3 CT74LS247CT74LS247 +5V 来来 自自 计计 数数 器器 七段译码器和数码管的连接图七段译码器和数码管的连接图 5107 a b c d e f g RBI BI LTA11 A22 LT3 BI4 RBI5 A36 A07 GND89 11 10 12 13 14 15 16 +UCC CT 74LS247 CT74LS247型译码型译码 器的外引线排列图器的外引线排列图 a b c d e f g 例例: :试用与非门设计一个三变量表决器。试用与非门设计一个三变量表决器。A A、B B、C C三者中多数同意，三者中多数同意

16、， 提案通过，否则提案不被通过。提案通过，否则提案不被通过。 解：方案一：同意用解：方案一：同意用1 1表示，不同意用表示，不同意用0 0表示；通过用表示；通过用1 1表示，不表示，不 通过用通过用0 0表示。表示。 A B CA B CF F 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 FABBCCAAB BC CA A A B B B B C C C C A A F F & & & & & & &

17、 & FABBCCAAB BC CA n方案二：同意用方案二：同意用0 0表示，不同意用表示，不同意用1 1表示；通过用表示；通过用1 1表表 示，不通过用示，不通过用0 0表示。表示。 练习：练习：用与非门设计一个举重裁判表决电路。设举重比赛有用与非门设计一个举重裁判表决电路。设举重比赛有 3 3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由 每一个裁判按一下自己面前的按钮来确定。只有当两个或两每一个裁判按一下自己面前的按钮来确定。只有当两个或两 个以上裁判判明成功，并且其中有一个为主裁判时，表明成个以上裁判判明成功，并且其中有一个为

18、主裁判时，表明成 功的灯才亮。功的灯才亮。 解：解：第一步第一步：分析要求：分析要求 设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示成功与；表示成功与 否的灯为否的灯为Y Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 第二步第二步：列真值表：列真值表 第三步第三步：写出逻辑表达式并化简。：写出逻辑表达式并化简。 ABCCABCBAmmmY 765 ACABY 第四步第四步：画逻辑图：画逻辑图 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 0 0 0 0 1 1 1 L 真值表真值表

19、 注注 将化简后的与或逻辑表达式将化简后的与或逻辑表达式 转换为与非形式转换为与非形式 交通信号灯在正常情况下，交通信号灯在正常情况下，(R)亮亮停车，停车， (Y)亮亮准备，准备，(G)亮亮通行。正通行。正 常时，只有一个灯亮。如果灯全不亮或全亮或常时，只有一个灯亮。如果灯全不亮或全亮或 两个灯同时亮，都是故障。两个灯同时亮，都是故障。 输入信号三个，输出信号一个输入信号三个，输出信号一个 ( RYGGRY GYRYGRGYRF RYGRYGGYRF YGG)R(YGYR RGG)R(YGYRF 0 0 0 1 G 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 F G Y R & 1 1 & 1 1 ABC BABABAG iiiii iii BAL Ai Bi Li Gi Mi 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 iii BAM ABC 1 & & 1 1 12.3 组合逻辑电路的竞争组合逻辑电路的竞争-冒险冒险 n一个门电路只要有两个输入信号同时向相反一个门电路只要有两