第四章_7_MSI组合逻辑电路(一)

1、南京邮电大学 电子电路教学中心1 编码：在数字技术中，通常用二进制数码编码：在数字技术中，通常用二进制数码0和和1构构 成的一组有序组合（称为代码）来表示各种对象成的一组有序组合（称为代码）来表示各种对象 （如十进制数、字符等）。这一指定过程，称为（如十进制数、字符等）。这一指定过程，称为 编码。编码。 第二节第二节 中规模集成组合逻辑电路中规模集成组合逻辑电路 一、编码器一、编码器 南京邮电大学 电子电路教学中心2 1. 二进制编码器二进制编码器 2n个互不相同的状态个互不相同的状态 (1) 83线普通编码器线普通编码器 (共需共需n位码元位码元)2n个代码个代码 123456 A B C

2、D 654321 D C B A Title NumberRevisionSize B Date:15-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: 1 1 1 1 1 1 1 1 & & & C B A I I I I I I I 0 1 2 3 4 5 6 I7 I0I7：输入端：输入端 A、B、C：输出端：输出端 图图 4.2.1 南京邮电大学 电子电路教学中心3 输输入入8个互斥的信号个互斥的信号 输输出出3位二进制代码位二进制代码 真值

3、表真值表 南京邮电大学 电子电路教学中心4 7531 75310 7632 76321 7654 76542 IIIIIIIIY IIIIIIIIY IIIIIIIIY I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 (a) 由或门构成(b) 由与非门构成 111& 逻逻 辑辑 表表 达达 式式 逻辑图逻辑图 南京邮电大学 电子电路教学中心5 (2) 83线优先编码器线优先编码器74148 在优先编码器中优先级别高的信号排斥在优先编码器中优先级别高的信号排斥 级别低的，即具有单方面排斥的特性。级别低的，即具有单方面排斥的特性。

4、 设设I7的优先级别最高，的优先级别最高，I6次之，依此类推，次之，依此类推， I0最低。最低。 输 入 I7 I6 I5 I4 I3 I2 I1 I0 输 出 Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 真真 值值 表表 南京邮电大学 电子电路教学中心6 1246346567 12345673456756770 24534567 234567345676771 4567 45675

5、676772 IIIIIIIIII IIIIIIIIIIIIIIIIY IIIIIIII IIIIIIIIIIIIIIY IIII IIIIIIIIIIY 逻辑表达式逻辑表达式 南京邮电大学 电子电路教学中心7 逻辑图逻辑图 11 11 11 & 1 & Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 8 线线 -3 线线 优优 先先 编编 码码 器器 如果要求输出、输入均为反变量，则只要在图中如果要求输出、输入均为反变量，则只要在图中 的每一个输出端和输入端都加上反相器就可以了。的每一个输出端和输入端都加上反相器就可以了。 南京邮电大学 电子电路教学中心8 ST为使能输入端

6、，低电平有效。为使能输入端，低电平有效。YS为使能输出端，通常接至为使能输出端，通常接至 低位芯片的端。低位芯片的端。YS和和ST配合可以实现多级编码器之间的优先配合可以实现多级编码器之间的优先 级别的控制。级别的控制。 YEX为扩展输出端，是控制标志为扩展输出端，是控制标志, YEX 0表示是编码输出；表示是编码输出； YEX 1表示不是编码输出。表示不是编码输出。 集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9

7、74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引脚排列图(b) 逻辑功能示意图 YEN EN 南京邮电大学 电子电路教学中心9 集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表 输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效 输 入输 出 ST 01234567 IIIIIIII 012 YYY EX Y S Y

8、1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 ENYEN 停用停用 无输入无输入 南京邮电大学 电子电路教学中心10 集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联 16线线-4线优先编

9、码器线优先编码器 优先级别从 015 II递降 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEX YS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEX YS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 & EN ENYENYEN 南京邮电大学 电子电路教学中心11 输 入 I 输 出 Y3 Y2 Y1 Y0 0(I0) 1(I1) 2(I2) 3(I3) 4(I4) 5(I5) 6(I6) 7(I7) 8(I8) 9(I9

10、) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 (1) 8421 BCD码编码器码编码器 输输入入10个互斥的数码个互斥的数码 输输出出4位二进制代码位二进制代码 真真 值值 表表 2. 二二-十进制编码器十进制编码器 南京邮电大学 电子电路教学中心12 97531 975310 7632 76321 7654 76542 98 983 IIIII IIIIIY IIII IIIIY IIII IIIIY II IIY 逻辑表达式逻辑表达式 I9 I8 I7I6I5I4 I3I2

11、 I1 I0 Y3 Y2 Y1 Y0 (a) 由或门构成 1111 I9 I8 I7I6I5I4 I3I2 I1 I0 (b) 由与非门构成 Y3 Y2 Y1 Y0 & 逻辑图逻辑图 南京邮电大学 电子电路教学中心13 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1

12、 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 真值表真值表 优先级别从 I9至 I0递降 (2) 8421 BCD码优先编码器码优先编码器 南京邮电大学 电子电路教学中心14 逻辑表达式逻辑表达式 124683468568789 12345678934567895678978990 2458934589689789 23456789345678967897891 489589689789 4567895678967897892 898993 IIIIIIIIIIIIIII IIIIIIIIIIIIIIIIIIIIIIIIIY IIIIIIIIIIIIIIII

13、 IIIIIIIIIIIIIIIIIIIIIIY IIIIIIIIIIII IIIIIIIIIIIIIIIIIIY IIIIIY 南京邮电大学 电子电路教学中心15 逻辑图逻辑图 11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y0 1 & 1 & 1 & 1 在每一个输入端和输出端都加上反相器，便可得到 输入和输出均为反变量的 8421 BCD码优先编码器。 10线-4线优先编码器 南京邮电大学 电子电路教学中心16 16 15 14 13 12 11 10 9 74LS147 1 2 3 4 5 6 7 8 VCC NC Y3 I3 I2 I

14、1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND 集成集成10线线-4线优先编码器线优先编码器 输入端和输出端都是低电平有效 南京邮电大学 电子电路教学中心17 小结小结 用二进制代码表示特定对象用二进制代码表示特定对象 的过程称为编码；实现编码操作的过程称为编码；实现编码操作 的电路称为编码器。的电路称为编码器。 编码器分二进制编码器和二编码器分二进制编码器和二 - -十进制编码器，各种编码器的十进制编码器，各种编码器的 工作原理类似，设计方法也相同。工作原理类似，设计方法也相同。 集成二进制编码器和集成十进制集成二进制编码器和集成十进制 编码器均采用优先编码方案。编码器均采

15、用优先编码方案。 南京邮电大学 电子电路教学中心18 二、译码器二、译码器 1.二进制译码器二进制译码器 把代码状态的特定含义翻译出来的过程称为译码，把代码状态的特定含义翻译出来的过程称为译码， 实现译码操作的电路称为译码器。实现译码操作的电路称为译码器。 设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n 个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2n个输出中个输出中 只有一个为只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。 二进制译码器可以译出输入变量的全部状态，二进制译码器可以译出输入变量的全部状态，

16、故又称为变量译码器。故又称为变量译码器。 南京邮电大学 电子电路教学中心19 123456 A B C D 654321 D C B A T itle Num berR evisionSize B Date:16-Feb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYangHengXinM yDesign.ddbDrawn B y: & & & 11 11 1 & EN A A Y Y Y Y 0 1 2 3 0 1 图图 4.2.5 (a) 逻辑图逻辑图 123456 A B C D 654321 D C

17、B A Title NumberRevisionSize B Date:16-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: A A Y Y Y Y EN 0 1 3 0 1 2 2/4 (b) 简化符号简化符号 E：使能端，低电平有效；：使能端，低电平有效； A1 、A0 地址输入端；地址输入端； Y3Y0 译码输出端；译码输出端； (1) 2 4 线译码器线译码器 南京邮电大学 电子电路教学中心20 表表 4.2.4 24 线译码器的功能表线译

18、码器的功能表 1 1 0 11 00 0 0 0 1 EN 使能使能 输入输入 1 1 1 01 1 1 0 1 10 1 0 1 1 1 0 0 1 1 1 1 Y0 Y1 Y2 Y3A1 A0 输输 出出输输 入入 E=0 时，器时，器 件工作，算出件工作，算出 输入的一组二输入的一组二 进制代码对应进制代码对应 的十进制数，的十进制数， 以此数作为下以此数作为下 标的输出端被标的输出端被 选中选中(输出输出0)。 南京邮电大学 电子电路教学中心21 24线译码器的逻辑表达式线译码器的逻辑表达式 ；器件不工作；器件不工作 ；器件工作；器件工作 EN=1，Yi =1 ( i = 0,1,2,

19、3 ) EN=0，Yi = mi ( i = 0,1,2,3 ) 图图 4.2.6 双双24线译码器线译码器74139的简化逻辑符号的简化逻辑符号 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 1A 1A 1EN 2EN 2A 2A 0 1 0 1 0 1 2 3 0 1

20、 2 3 74139 南京邮电大学 电子电路教学中心22 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 真值表真值表 输输入入：3位二进制代码位二进制代码 输输出出：8个互斥的信号个互斥的信号 (2) 3 8 线译码器线译码器 南

21、京邮电大学 电子电路教学中心23 0127 0126 0125 0124 0123 0122 0121 0120 AAAY AAAY AAAY AAAY AAAY AAAY AAAY AAAY & 111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 逻辑表达式逻辑表达式逻辑图逻辑图 电路特点电路特点：与门组成的阵列：与门组成的阵列 3 线-8 线译码器 南京邮电大学 电子电路教学中心24 集成二进制译码器集成二进制译码器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5

22、Y6 A0 A1 A2 G2A G2B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 STB STC STA (a) 引脚排列图(b) 逻辑功能示意图 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平 有效），G1、 、为选通控制端。当G11、 时， 译码器处于工作状态；当G10、时，译码器处于 禁止状态。 07 YY A G2 B G2 0 22 BA GG 1 22 BA GG 南京邮电大学 电子电路教学中心25 真值表真值表 输 入 使 能

23、选 择 输 出 G1 2 G A2 A1 A001234567 YYYYYYYY 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 输输入入：自然二进制码：自然二

24、进制码输输出出：低电平有效：低电平有效 BA GGG 222 南京邮电大学 电子电路教学中心26 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能 译码输出 A0A1A2 A3 “1” 译码输入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的级联的级联 4 线-16 线译码器 南京邮电大学 电子电路教学中心27 38线译码器线译码器74138的逻辑表达式的逻辑表达式 ；器件不工

25、作 ；器件工作 E1=1和E2A+E2B=0同时满足， Yi = mi ( i = 0,1,7 ) E1=1和E2A+E2B=0不同时满足， Yi =1 ( i = 0,1,7 ) (3) 使能端的作用使能端的作用 扩展地址输入端扩展地址输入端 南京邮电大学 电子电路教学中心28 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn

26、By: 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 1A 1A 1EN 2EN 2A 2A 0 1 0 1 0 1 2 3 0 1 2 3 74139 1 A A A Y Y Y Y Y Y Y Y 0 1 2 3 4 5 6 7 0 1 2 图图 4.2.8 (a) 南京邮电大学 电子电路教学中心29 表表 4.2.6 24 线译码器扩展为线译码器扩展为 38 线译码器的真值表线译码器的真值表 1 1 1 1 1 1 1 0 1 0 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1EN 2EN 使能输

27、入使能输入 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 A2 A1 A0 输输 出出 输输 入入 南京邮电大学 电子电路教学中心30 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-

28、2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: (1) (2) 1 0 0 YYY Y Y Y YYY YYY Y Y Y Y AAAA 012 3 012345678910 11 12 13 14 15 Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B

29、 图图 4.2.8 (b) 将将3-8线译码器扩展为线译码器扩展为4-16线译码器线译码器 南京邮电大学 电子电路教学中心31 构造数据分配器构造数据分配器 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: A A Y Y Y Y EN 0 1 3 0 1 2 2/4 A B D Y Y Y Y 0 1 2 3 12345

30、6 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: D A B Y Y Y Y 0 1 2 3 (b) 图图 4.2.9 (a) 例如：例如：AB = 00，则输出选中，则输出选中Y0通道，通道，Y0 = D。 因为因为 D = 0， Y0 = 0；D = 1，Y0 = 1 。 所以，所以，Y0 = D。 南京邮电大学 电子电路教学中

31、心32 用译码器设计组合逻辑电路用译码器设计组合逻辑电路 原理：译码器每个输出端分别与某一个最小项（原理：译码器每个输出端分别与某一个最小项（ 高电平译码）或高电平译码）或某一个最小项非某一个最小项非（低电平译码）（低电平译码） 相对应。相对应。 例例1 用用74138实现函数实现函数 F = AB + AC 。 解：解：F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 + m7 = m4 m6 m7 = Y4 Y6 Y7 南京邮电大学 电子电路教学中心33 123456 A B C D 654321 D C B A Title NumberRevisi

32、onSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & A B C VCC F Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B 图图 4.2.10 (a) 南京邮电大学 电子电路教学中心34 另，F (C,B,A) = AB + AC = m1 + m3 + m7 = m1 + m3 + m7 = Y1 Y3 Y7 123456 A B C

33、 D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B C B A VCC F 图 4.2.10 (b) 南京邮电大学 电子电路教学中心35 例例2 用用74138设计一个多输出组合网络，它的输设计一个多输出组合网络，它的

34、输 入为入为A、B、C三个变量，输出为下面三个函数。三个变量，输出为下面三个函数。 F3 = A + B + C F2 = A + C F1 = AC + BC 解：解：F1(A,B,C) = AC + BC = m1 + m5 + m7 = m1 m5 m7 F2(A,B,C) = A + C = m0+m2+m4+m5+m6+m7 南京邮电大学 电子电路教学中心36 = m0+m2+m4+m5+m6+m7 = m1 + m3 = m1 m3 = Y1 Y3 F3(A,B,C) = A+B+C = A B C = m0 =Y0 123456 A B C D 654321 D C B A Ti

35、tle NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & & A B C V F F F1 2 3 CC Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B 图图 4.2.11 南京邮电大学 电子电路教学中心37 二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4位二进位二进 制编码（制编码（BCD码），分别用码），分别用A3、A2、A1、A0表示；表示