第6章半导体存储器

1、第第6章章 半导体存储器半导体存储器 半导体存储器是一种由半导体器件构成的半导体存储器是一种由半导体器件构成的 能够存储数据、运算结果、操作指令的逻能够存储数据、运算结果、操作指令的逻 辑部件。主要用于计算机的内存储器。辑部件。主要用于计算机的内存储器。 本章对其特点、分类、技术指标予以简单本章对其特点、分类、技术指标予以简单 介绍，并介绍基本存储单元的组成原理，介绍，并介绍基本存储单元的组成原理， 集成半导体存储器的工作原理及功能。集成半导体存储器的工作原理及功能。 本章重点要求掌握各类存储器的特点、存本章重点要求掌握各类存储器的特点、存 储器容量扩展和用存储器实现组合电路。储器容量扩展和用

2、存储器实现组合电路。 6.1 概概 述述 半导体存储器的特点及分类半导体存储器的特点及分类 按制造工艺的不同可把存储器分成按制造工艺的不同可把存储器分成TTL 型和型和MOS型存储器两大类。型存储器两大类。 TTL型速度快，常用作计算机的高速缓冲存型速度快，常用作计算机的高速缓冲存 储器。储器。 MOS型具有工艺简单、集成度高、功耗低、型具有工艺简单、集成度高、功耗低、 成本低等特点，常用作计算机的大容量内存成本低等特点，常用作计算机的大容量内存 储器。储器。 6.1 概概 述述 半导体存储器的特点及分类半导体存储器的特点及分类 按存储二值信号的原理不同存储器分为静态存按存储二值信号的原理不同

3、存储器分为静态存 储器和动态存储器两种。储器和动态存储器两种。 静态存储器是以触发器为基本单元来存储静态存储器是以触发器为基本单元来存储0和和1的，的， 在不失电的情况下，触发器状态不会改变；在不失电的情况下，触发器状态不会改变； 动态存储器是用电容存储电荷的效应来存储二值信动态存储器是用电容存储电荷的效应来存储二值信 号的。电容漏电会导致信息丢失，因此要求定时对号的。电容漏电会导致信息丢失，因此要求定时对 电容进行充电或放电。电容进行充电或放电。 按工作特点不同半导体存储器分成只读存储器、按工作特点不同半导体存储器分成只读存储器、 随机存取存储器和顺序存取存储器。随机存取存储器和顺序存取存储

4、器。 6.1 概概 述述 半导体存储器的技术指标半导体存储器的技术指标 存取容量：表示存储器存放二进制信息的多少。存取容量：表示存储器存放二进制信息的多少。 二值信息以字的形式出现。一个字包含若干位。二值信息以字的形式出现。一个字包含若干位。 一个字的位数称做字长。一个字的位数称做字长。 通常，用存储器的存储单元个数表示存储器的存储通常，用存储器的存储单元个数表示存储器的存储 容量，即存储容量表示存储器存放二进制信息的多容量，即存储容量表示存储器存放二进制信息的多 少。存储容量应表示为字数乘以位数。少。存储容量应表示为字数乘以位数。 选中哪些存储单元，由地址译码器的输出来决定。选中哪些存储单元

5、，由地址译码器的输出来决定。 即由地址码来决定。地址码的位数即由地址码来决定。地址码的位数n与字数之间存在与字数之间存在 2n=字数的关系。如果某存储器有字数的关系。如果某存储器有10个地址输入端，个地址输入端， 那它就能存那它就能存210=1024个字。个字。 6.1 概概 述述 半导体存储器的技术指标半导体存储器的技术指标 存取周期：存储器的性能取决于存储器的存取存取周期：存储器的性能取决于存储器的存取 速率。存储器的存取速度用存取周期或读写周速率。存储器的存取速度用存取周期或读写周 期来表征。把连续两次读（写）操作间隔的最期来表征。把连续两次读（写）操作间隔的最 短时间称为存取周期。短时

6、间称为存取周期。 6.2 只读存储器只读存储器 半导体只读存储器半导体只读存储器(Read-only Memory, ROM)是具有是具有n个输入个输入b个输出的组合逻辑个输出的组合逻辑 电路。电路。 地址输入地址输入 Address input 数据输出数据输出 Data output CS 片选控制线片选控制线 6.2 只读存储器只读存储器 只读存储器存储了一个只读存储器存储了一个n输入输入b输出的组合输出的组合 逻辑功能的真值表。逻辑功能的真值表。 2输入输入4输出组合逻辑功能表输出组合逻辑功能表 地地 址址 内内 容容 A1 A0D3D2D1D0 0 0 0 1 1 0 1 1 0 1

7、 0 1 1 0 1 1 0 1 0 1 1 1 0 0 可以将其存储在可以将其存储在224 的只读存储器中的只读存储器中 6.2 只读存储器只读存储器 只读存储器是一种组合电路，当信息被加工时或只读存储器是一种组合电路，当信息被加工时或 被编程时，认为信息是存储在被编程时，认为信息是存储在ROM中。中。 其特点是电路结构简单，电路形式和规格比较统其特点是电路结构简单，电路形式和规格比较统 一，在操作过程中只能读出信息不能写入。一，在操作过程中只能读出信息不能写入。 通常用其存放固定的数据和程序，如计算机系统通常用其存放固定的数据和程序，如计算机系统 的引导程序、监控程序、函数表、字符等。的引

8、导程序、监控程序、函数表、字符等。 只读存储器为非易失性存储器只读存储器为非易失性存储器(nonvolatile memory)，去掉电源，所存信息不会丢失。，去掉电源，所存信息不会丢失。 分分 类类 ROM按存储内容的写入方式，可分为按存储内容的写入方式，可分为 固定固定ROM 可编程序只读存储器可编程序只读存储器(Programmable Read Only Memory，简称，简称PROM) 可 擦 除 可 编 程 序 只 读 存 储 器可 擦 除 可 编 程 序 只 读 存 储 器 ( E r a s a b l e Programmable Read Only Memory，简称，简

9、称 EPROM)。 固定只读存储器固定只读存储器ROM 固定固定ROM，在制造时根据特定的要求做成，在制造时根据特定的要求做成 固定的存储内容，出厂后，用户无法更改，固定的存储内容，出厂后，用户无法更改， 只能读出。只能读出。 有有TTL型和型和MOS型型ROM两种。两种。 固定只读存储器固定只读存储器ROM ROM由地址译码器、存储矩阵、输出和控由地址译码器、存储矩阵、输出和控 制电路组成，如图制电路组成，如图6-1所示。所示。 地地 址址 译译 码码 器器 地地 址址 输输 入入 W0 WN-1 存储矩阵存储矩阵 NM 输出及控制电路输出及控制电路 D0DM-1 数据输出数据输出 图图6-

10、1 ROM结构图结构图 固定只读存储器固定只读存储器ROM 图图6-2是一个是一个44位的位的NMOS固定固定ROM。 图图6-2 NMOS固定固定ROM A0 A1 W0 W1 W2 W3 +VDD D3D2D1D0 D3D2 D1 D0 1 1 & & & & 1111 存存 储储 矩矩 阵阵 输出输出 电路电路 地址译码地址译码 字线字线 位线位线 D3D2D1D0 W3 W2 W1 W0 固定只读存储器固定只读存储器ROM 图图6-3是是ROM的点阵图。的点阵图。 D3D2D1D0 W3 W2 W1 W0 图图6-3 ROM的符号矩阵的符号矩阵 表表6-1 ROM中的信息表中的信息表

11、地地 址址 内内 容容 A1 A0D3D2D1D0 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 存储矩阵的输出和输入是或的关系，这种存储矩存储矩阵的输出和输入是或的关系，这种存储矩 阵是或矩阵。阵是或矩阵。 地址译码器的输出和输入是与的关系，因此地址译码器的输出和输入是与的关系，因此ROM 是一个多输入变量（地址）和多输出变量（数据）是一个多输入变量（地址）和多输出变量（数据） 的与或逻辑阵列。的与或逻辑阵列。 位线与字线之间逻辑关系为：位线与字线之间逻辑关系为： D0=W0+W1 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3

12、可编程只读存储器可编程只读存储器(PROM) PROM的存储内容可以由使用者编制写入，的存储内容可以由使用者编制写入， 但只能写入一次，一经写入就不能再更改。但只能写入一次，一经写入就不能再更改。 PROM和和ROM的区别在于的区别在于ROM由厂家编程，由厂家编程， 而而PROM由用户编程。出厂时由用户编程。出厂时PROM的内的内 容全是容全是1或全是或全是0，使用时，用户可以根据，使用时，用户可以根据 需要编好代码，写入需要编好代码，写入PROM中。中。 可编程只读存储器可编程只读存储器(PROM) 图图6-4为一种为一种PROM的结构图，存储矩阵的结构图，存储矩阵 的存储单元由双极型三极管

13、和熔断丝组的存储单元由双极型三极管和熔断丝组 成。成。 可擦可编程只读存储器可擦可编程只读存储器(EPROM) PROM只能写一次的原因是熔丝断了，只能写一次的原因是熔丝断了， 不能再接通。不能再接通。 E P R O M 的 存 储 内 容 可 以 改 变 ， 但的 存 储 内 容 可 以 改 变 ， 但 EPROM所存内容的擦除或改写，需要专所存内容的擦除或改写，需要专 门的擦抹器和编程器实现。在工作时，门的擦抹器和编程器实现。在工作时， 也只能读出。也只能读出。 可擦可编程只读存储器可擦可编程只读存储器(EPROM) 可擦除可编程存储器又可以分为：可擦除可编程存储器又可以分为： 光 可

14、擦 除 可 编 程 存 储 器光 可 擦 除 可 编 程 存 储 器 U V E P R O M (UltraViolet Erasable Programmable ReadOnly Memory) 可擦可编程只读存储器可擦可编程只读存储器(EPROM) 可擦除可编程存储器又可以分为：可擦除可编程存储器又可以分为： 电可擦除可编程存储器电可擦除可编程存储器E2PROM (Electrical Erasable Programmable ReadOnly Memory) 快闪存储器快闪存储器(Flash Memory)等。等。 快闪存储器以其高集成度、大容量、低成快闪存储器以其高集成度、大容量

15、、低成 本和使用方便等优点得到广泛应用。例如本和使用方便等优点得到广泛应用。例如 在一些较新的计算机主板上采用在一些较新的计算机主板上采用Flash ROM BIOS，会使得，会使得BIOS 升级变得非常方升级变得非常方 便。便。 例例6-1 试用试用ROM设计一个能实现函数设计一个能实现函数y=x2的运算表的运算表 电路，电路，x的取值范围为的取值范围为015的正整数。的正整数。 解：因为自变量解：因为自变量x的取值范围为的取值范围为015的正整的正整 数，所以应用数，所以应用4位二进制正整数，用位二进制正整数，用 B=B3B2B1B0表示，而表示，而 y的最大值是的最大值是225，可，可

16、以用以用8位二进制数位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。 根据根据y=x2的关系可列出的关系可列出Y7、 Y6、Y5、Y4、Y3 、Y2、Y1、Y0与与B3、B2、B1、B0之间的关系之间的关系 如表如表6-2所示。所示。 例例6-1 0 1 4 9 16 25 36 49 64 81 100 121 144 169 196 225 十进制数十进制数 注注 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 0

17、 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 1 1 0 0 0 0 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 输输 出出 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1

18、 1 1 B3 B2 B1 B0 输输 入入 例例6-1 6.3 随机存取存储器随机存取存储器 随机存取存储器随机存取存储器RAM (Random Access Memory)可随时从任一指定地址存入可随时从任一指定地址存入(写入写入) 或取出或取出(读出读出)信息。信息。 在计算机中，在计算机中，RAM用作内存储器和高速缓用作内存储器和高速缓 冲存储器。冲存储器。 RAM分为静态分为静态SRAM和动态和动态DRAM；静态；静态 RAM又分为双极型和又分为双极型和MOS型。型。 6.3 随机存取存储器随机存取存储器 静态静态RAM (Static RAM，SRAM)一旦将一旦将1个个 字写入某

19、个存储位置中，只要不断电，其存字写入某个存储位置中，只要不断电，其存 储内容保持不变，除非该存储位置被重新写储内容保持不变，除非该存储位置被重新写 入信息。入信息。 动态动态RAM (Dynamic RAM，DRAM)，必须，必须 对存储的数据进行读出和重写操作来周期地对存储的数据进行读出和重写操作来周期地 刷新，否则存储器中的数据将会消失。刷新，否则存储器中的数据将会消失。 6.3 随机存取存储器随机存取存储器 大多数大多数RAM在断电后，所存储的数据会消在断电后，所存储的数据会消 失，是易失性存储器失，是易失性存储器(volatile memory)。 一些一些RAM在断电后仍能保持存储的

20、数据不在断电后仍能保持存储的数据不 变，如老式的磁芯存储器和现代的变，如老式的磁芯存储器和现代的CMOS静静 态态RAM。CMOS静态静态RAM含有一个寿命为含有一个寿命为 10年的锂电池。年的锂电池。 近年来，出现了非易失性铁电近年来，出现了非易失性铁电RAM (ferroelectric RAM)，这些器件将磁元件和，这些器件将磁元件和 电元件组合在单个电元件组合在单个IC芯片上，断电后，保持芯片上，断电后，保持 状态不变。状态不变。 静态静态RAM RAM具有地址输入、控制输入、数据输出具有地址输入、控制输入、数据输出 和数据输入。和数据输入。 地址输入地址输入 数据输入数据输入 控制输

21、入控制输入 数据输出数据输出 Chip-select (CS)input Output-enable (OE) input Write-enable (WE) 静态静态RAM 静态静态RAM中存储单元的工作原理与中存储单元的工作原理与D锁存锁存 器类似，不同于边沿式器类似，不同于边沿式D触发器。触发器。 即无论什么时候选中即无论什么时候选中WE输入，所选存储输入，所选存储 单元的锁存器总是打开的或是透明的，输单元的锁存器总是打开的或是透明的，输 入数据流入或通过锁存器。所存储的实际入数据流入或通过锁存器。所存储的实际 值是在锁存器关闭时存在的值。值是在锁存器关闭时存在的值。 静态静态RAM 静

22、态静态RAM通常只具有两种已定义的存储操通常只具有两种已定义的存储操 作：作： 读读 当当CS和和OE有效时，地址呈现在地址输有效时，地址呈现在地址输 入端上，所选存储位置上的锁存器输出被入端上，所选存储位置上的锁存器输出被 传递到传递到DOUT。 写写 地址呈现在地址输入端，数据字呈现地址呈现在地址输入端，数据字呈现 在在DIN上，接着上，接着CS和和WE有效；所选存储有效；所选存储 位置上的锁存器被打开，输入字被存储。位置上的锁存器被打开，输入字被存储。 静态静态RAM 静态静态RAM的内部结构的内部结构 静态静态RAM中的每一位存储单元具有图示电中的每一位存储单元具有图示电 路相同功能。

23、路相同功能。 SRAM单元被组合成带有附加控制逻辑的单元被组合成带有附加控制逻辑的 阵列中，形成完整的静态阵列中，形成完整的静态RAM。 静态静态RAM 84静态静态RAM的内部结构的内部结构 在读操作中，输在读操作中，输 出数据是地址输出数据是地址输 入的组合函数，入的组合函数， 在输出总线使能在输出总线使能 时，改变地址线时，改变地址线 是无损害的。读是无损害的。读 操作的存取时间操作的存取时间 是从最后一个地是从最后一个地 址输入变得稳定址输入变得稳定 开始计算的。开始计算的。 静态静态RAM 84静态静态RAM的内部结构的内部结构 在写操作中，输在写操作中，输 入数据存储在锁入数据存储

24、在锁 存器中。在存器中。在 WR_L有效的瞬有效的瞬 间不要求锁存器间不要求锁存器 的的D输入数据达输入数据达 到稳定，它只需到稳定，它只需 要在要在WR_L失效失效 前某个时刻达到前某个时刻达到 即可。即可。 静态静态RAM 84静态静态RAM的内部结构的内部结构 在写操作中，地在写操作中，地 址输入在址输入在WR_L 有效之前的一段有效之前的一段 建立时间内必须建立时间内必须 达到稳定，并在达到稳定，并在 WR_L失效后的失效后的 一段时间内保持一段时间内保持 稳定。否则数据稳定。否则数据 可能可能“喷洒喷洒”在在 阵列的各个地方。阵列的各个地方。 静态静态RAM 84静态静态RAM的内部

25、结构的内部结构 仅当仅当CS_L和和 WE_L同时有效同时有效 时，时，WR_L在内在内 部才有效。因而部才有效。因而 一个写周期一个写周期 (write cycle)是是 从从CS_L和和 WE_L有效时开有效时开 始，到二者中任始，到二者中任 一个失效时结束。一个失效时结束。 静态静态RAM SRAM的常见应用的常见应用 在小的微处理机系统中做数据存储，通常在小的微处理机系统中做数据存储，通常 是在是在“嵌入式嵌入式”应用中，如电话、烤炉、应用中，如电话、烤炉、 电子减振器等。通用计算机中常用电子减振器等。通用计算机中常用DRAM 。 超快速超快速SRAM通常在高性能计算机的通常在高性能计

26、算机的“高高 速缓冲速缓冲”存储器中存储常用指令和数据。存储器中存储常用指令和数据。 动态动态RAM SRAM中最基本的存储器单元是中最基本的存储器单元是D锁存器锁存器 ，在分立设计中需要，在分立设计中需要4个门电路，在定制设个门电路，在定制设 计的计的SRAM LSI 芯片中，需要芯片中，需要4-6个晶体管个晶体管 实现。实现。 为了构建具有较高密度的为了构建具有较高密度的RAM，芯片设计，芯片设计 者发明了每位只用一个晶体管的存储器单者发明了每位只用一个晶体管的存储器单 元。元。 动态动态RAM DRAM的结构的结构 仅用一个晶体管构建一个双稳元件是不可能仅用一个晶体管构建一个双稳元件是不

27、可能 的。动态的。动态RAM (dynamic RAM，DRAM)中中 的存储器单元是在微小的电容器上存储信息的存储器单元是在微小的电容器上存储信息 ，并通过一个，并通过一个MOS管来存取这些信息。管来存取这些信息。 位位 线线 字线字线 DRAM中一中一 位存储单元位存储单元 通过将字线设置为高电通过将字线设置为高电 平以存取这些信息。平以存取这些信息。 动态动态RAM DRAM的结构的结构 写入信息时，字线为高电平，写入信息时，字线为高电平，MOS管导通管导通 ，对电容充电，相当于写入，对电容充电，相当于写入1信息。信息。 动态动态RAM DRAM的结构的结构 读出信息时，位线首先被预充电

28、到高、低电平间的读出信息时，位线首先被预充电到高、低电平间的 中间电压，接着将字线设为高电平，中间电压，接着将字线设为高电平， 根据电容器的根据电容器的 电压是高电平还是低电平，决定被预充电的位线被电压是高电平还是低电平，决定被预充电的位线被 推高一点还是推低一点。推高一点还是推低一点。 通过读出放大器通过读出放大器(sense amplifier) 能检测到这一微小变化，并将其能检测到这一微小变化，并将其 恢复成相应的恢复成相应的0或或1。注意，读一。注意，读一 个单元会破坏存储在电容器上的个单元会破坏存储在电容器上的 原始电压，因而数据在读之后必原始电压，因而数据在读之后必 须重新写入原来

29、的单元。须重新写入原来的单元。 动态动态RAM DRAM的结构的结构 DRAM单元中的电容器具有很少电容量，但单元中的电容器具有很少电容量，但 存取它的存取它的MOS晶体管却有很高的阻抗，因晶体管却有很高的阻抗，因 此需要相对很长的时间此需要相对很长的时间(很多毫秒很多毫秒)才能使高才能使高 电压放电到低电平。电压放电到低电平。 集成集成RAM简介简介 图图6-14是是Intel公司公司1k4的的CMOS型静态型静态 RAM 2114的结构图。的结构图。 行行 地地 址址 译译 码码 器器 6464 存储矩阵存储矩阵 I/O电路电路 列地址译码器列地址译码器 读写控制读写控制 A6A7A8A9

30、 A0 A1 A2 A3 A4 A5 X0 X63 B0B63 Y0Y15 CS R/W D0 D1 D2 D3 0 CS 0/ WR 执行写操作执行写操作 0 CS 1/ WR 执行读操作执行读操作 正确使用正确使用2114 RAM的关键是掌握各种信号的时序关系。的关键是掌握各种信号的时序关系。 集成集成RAM简介简介 如图是如图是Intel公司的公司的MOS型静态型静态RAM 2114 的外引脚排列图。的外引脚排列图。 集成集成RAM简介简介 如图为如图为CMOS型型2k8的静态的静态RAM 6116外外 引脚排列图。引脚排列图。 集成集成RAM简介简介 如图为如图为CMOS型型8k8的静

31、态的静态RAM 6264外外 引脚排列图。引脚排列图。 RAM的扩展的扩展 RAM的种类很多，存储容量有大有小。当的种类很多，存储容量有大有小。当 一片一片RAM不能满足存储容量需要时，就需不能满足存储容量需要时，就需 要将若干片要将若干片RAM组合起来，构成满足存储组合起来，构成满足存储 容量要求的存储器。容量要求的存储器。RAM的扩展分为位扩的扩展分为位扩 展和字扩展两种。展和字扩展两种。 RAM的扩展的扩展 位扩展位扩展 字数满足要求，而位数不够时，应采用位扩展。字数满足要求，而位数不够时，应采用位扩展。 实现位扩展的原则是：实现位扩展的原则是： 多个单片多个单片RAM的的I/O端并行输

32、出。端并行输出。 多个多个RAM的的CS接到一起，作为接到一起，作为RAM的片选端的片选端 （同时被选中）；（同时被选中）； 地址端对应接到一起，作为地址端对应接到一起，作为RAM的地址输入端。的地址输入端。 多个单片多个单片RAM的的R/W端接到一起，作为端接到一起，作为RAM的的 读读/写控制端（读写控制端（读/写控制端只能有一个）；写控制端只能有一个）； RAM的扩展的扩展 位扩展位扩展 图图6-15 RAM位扩展接线图位扩展接线图 CS R/W A0 A1 A7 I/O1I/O2I/O3I/O4 CS 2561位位RAM (1) A0 A1A7R/WCS 2561位位RAM (2) A

33、0 A1A7R/WCS 2561位位RAM (3) A0 A1A7 R/W 2561位位RAM (4) A0 A1A7 R/WCS RAM的扩展的扩展 字扩展字扩展 在在RAM的数据位的位数足够，而字数达不的数据位的位数足够，而字数达不 到要求时，需要进行字扩展。字数增加，地到要求时，需要进行字扩展。字数增加，地 址线数相应增加。如址线数相应增加。如2568位位RAM的地址的地址 线数为线数为8条，而条，而10248位位RAM的地址线数的地址线数 为为10条。条。 RAM的扩展的扩展 实现字扩展的原则是：实现字扩展的原则是： 多个单片多个单片RAM的的I/O端并接，作为端并接，作为RAM的的I

34、/O端端 多片构成字扩展之后，每次访问只能选中一片，多片构成字扩展之后，每次访问只能选中一片， 选中哪一片，由字扩展后多出的地址线决定。多出选中哪一片，由字扩展后多出的地址线决定。多出 的地址线经输出低有效的译码器译码，接至各片的地址线经输出低有效的译码器译码，接至各片 RAM的的CS端；端； 地址端对应接到一起，作为低位地址输入端。地址端对应接到一起，作为低位地址输入端。 R/W端接到一起作为端接到一起作为RAM的读的读/写控制端（读写控写控制端（读写控 制端只能有一个）；制端只能有一个）； RAM的扩展的扩展 R/W A0 A1 A7 2568位位RAM (1) A0 A1A7 R/W C

35、S I/O1I/O8I/O4 2568位位RAM (2) A0 A1A7 R/W CS I/O1I/O8I/O4 2568位位RAM (3) A0 A1A7 R/W CS I/O1I/O8I/O4 2568位位RAM (4) A0 A1A7 R/W CS I/O1I/O8I/O4 A8 A9 F0 F1 F2 F3 2线线-4线线 译码器译码器 例例6-1 试用试用10244位位RAM实现实现40968位存储器。位存储器。 解：解：40968位存储器需位存储器需10244位位RAM的芯片数的芯片数 根据根据2n =字数，求得字数，求得4096个字的地址线数个字的地址线数n=12，两，两 片片1

36、0244位位RAM并联实现了位扩展，达到并联实现了位扩展，达到8位的位的 要求。要求。 地址线地址线A11、A10接译码器输入端，译码器的每一条接译码器输入端，译码器的每一条 输出线对应接到输出线对应接到2片片10244位位RAM的的CS端。连接端。连接 方式见图方式见图6-17所示。所示。 片片 一片存储容量一片存储容量 总存储器容量总存储器容量 8 41024 84096 C 例例6-1 例例 用用RAM2114和和74LS138组成组成4k8位的存储系统，位的存储系统， 写出设计思想，画出逻辑图。写出设计思想，画出逻辑图。 解：解：RAM2114的容量是的容量是1k4位，位， 若要组成若

37、要组成4k8位的存储系统，位的存储系统， 需同时进行字位扩展，首先进行需同时进行字位扩展，首先进行 用用2片片2114进行位扩展，组成进行位扩展，组成 1k8的的RAM，也称为一页面。，也称为一页面。 在位扩展的基础上用在位扩展的基础上用4个页面进个页面进 行行 字扩展。字扩展。 习题解答习题解答 6-1 为什么用为什么用ROM可以实现逻辑函数式？可以实现逻辑函数式？ 解：解：ROM的存储矩阵由与阵列和或阵列组成。的存储矩阵由与阵列和或阵列组成。 与阵列的输入为地址码，输出为地址译码器的输与阵列的输入为地址码，输出为地址译码器的输 出，包含了全部输入变量的最小项。出，包含了全部输入变量的最小项

38、。 或阵列的输出（数据输出）为最小项之和。或阵列的输出（数据输出）为最小项之和。 这样，用具有这样，用具有2n个译码输出和个译码输出和m位数据输出的位数据输出的 ROM，可以得到一组最多为，可以得到一组最多为m个输出的个输出的n个变量个变量 的逻辑函数。的逻辑函数。 习题解答习题解答 6-2已知固定已知固定ROM中存放四个四位二进制数为中存放四个四位二进制数为0101， 1010，0010，0100，试画出，试画出ROM的结点图。的结点图。 解：四位二进制数解：四位二进制数0101，1010，0010，0100的结的结 点图如图所示。点图如图所示。 D3D2D1D0 W3 W2 W1 W0 题

39、题6-2的结点图的结点图 习题解答习题解答 6-3 ROM点阵图及地址线上波形图如图点阵图及地址线上波形图如图6-18，试画，试画 出出D3D0线上的波形图。线上的波形图。 习题解答习题解答 6-3 解：由题图示解：由题图示ROM结点图可以得到：结点图可以得到： 10101103 AAAAAWWD 010101302 AAAAAAWWD 00101201 AAAAAWWD 01010101 3100 AAAAAAAA WWWD 由表达式画出波形图如图所示。由表达式画出波形图如图所示。 习题解答习题解答 6-5 下列下列RAM各有多少条地址线？各有多少条地址线？ （1）5122位位 （2）1K8

40、位位 （3）2K1位位 （4）16K1位位 （5）2564位位 （6）64K1位位 解：解：5122位：位：512=29，故有，故有9个地址输入端。个地址输入端。 1K8位位:1K=1024=210，故有，故有10个地址输入端。个地址输入端。 2K1位位:2K=2048=211，故有，故有11个地址输入端。个地址输入端。 16K1位位:16K=214，故有，故有14个地址输入端。个地址输入端。 2564位位:256=28，故有，故有8个地址输入端。个地址输入端。 64K1位位:64K=216，故有，故有16个地址输入端。个地址输入端。 习题解答习题解答 6-6 将将2561位的位的RAM扩展成

41、下列存储器：扩展成下列存储器： （1）20481位位 （2）2568位位 （3）10244位位 解：将解：将2561位扩展为（只给出所需芯片个数，位扩展为（只给出所需芯片个数， 逻辑图略）逻辑图略） 20841位为字扩展，需要位为字扩展，需要2048=211=11个个 地址输入，需要地址输入，需要 片片2561位位RAM，一个，一个3-8译码器。译码器。 8 1256 12048 习题解答习题解答 6-6 将将2561位的位的RAM扩展成下列存储器：扩展成下列存储器： （1）20481位位 （2）2568位位 （3）10244位位 解：将解：将2561位扩展为（只给出所需芯片个数，位扩展为（只给出所需芯片个数， 逻辑图略）逻辑图略） 2568位为位扩展，需要位为