第10章 时序逻辑电路

1、任务内容任务内容 了解了解RS触发器的组成触发器的组成, 功能分析功能分析; 掌握掌握JK触发器和触发器和 D触发器逻辑功能及测试触发器逻辑功能及测试. 任务目标任务目标 基本基本RS触发器触发器, JK触发器触发器, D触发器逻辑符号功能及触发器逻辑符号功能及 测试测试 任务任务 集成触发器的功能与测试集成触发器的功能与测试 HOMEWORK 1. 课本课本P328, 10.1, 10.2 2. 用用google或或百度百度搜索引擎搜索搜索引擎搜索相关资料相关资料 及在通信领域的应用及在通信领域的应用. 关键词关键词: 通信通信, Key words: flip-flop, communic

2、ation, application 根据上述触发器的特征可知根据上述触发器的特征可知, 触发器可以触发器可以记忆记忆1位二位二 值信号值信号. 由他构成的电路在某时刻的输出不仅取决于该时由他构成的电路在某时刻的输出不仅取决于该时 刻的输入还与电路原来的状态有关刻的输入还与电路原来的状态有关. (flip-flop)概述概述 触发器是最简单、最基本的时序逻辑电路触发器是最简单、最基本的时序逻辑电路. 常用的常用的 时序逻辑电路寄存器、计数器等通常都是由各类触发器时序逻辑电路寄存器、计数器等通常都是由各类触发器 构成的构成的. 1. 触发器有触发器有两个稳定的状态两个稳定的状态(bistable

3、 flip-flop): “0” 状态和状态和“1”状态状态; 2. 当输入信号消失后当输入信号消失后, 所置成的状态能够所置成的状态能够保持保持不变不变. 3. 两个输出端分别用两个输出端分别用Q和和Q来表示来表示 双稳态触发器的基本性质双稳态触发器的基本性质 触发器有触发器有0和和1两个稳定的工作状态两个稳定的工作状态. 一般定义一般定义Q端的端的 状态为触发器的输出状态状态为触发器的输出状态. 在没有外加信号作用时在没有外加信号作用时, 触发触发 器维持原来的稳定状态不变器维持原来的稳定状态不变. 触发器在一定外加信号作用下触发器在一定外加信号作用下, 可以从一个稳态转变可以从一个稳态转

4、变 为另一个稳态为另一个稳态, 称为触发器的状态称为触发器的状态翻转翻转. 当输入信号撤销以后当输入信号撤销以后, 电路能保持更新后的状态不变电路能保持更新后的状态不变. 根据逻辑功能不同根据逻辑功能不同, 触发器可分为基本触发器可分为基本RS触发器、触发器、 同步同步RS触发器、触发器、JK触发器、触发器、 D触发器、触发器、T和和T触发器触发器; 按照触发方式不同按照触发方式不同, 可分为电位触发器和边沿触发器可分为电位触发器和边沿触发器. 触发器的分类触发器的分类 RS (Reset-Set) flip-flop 1.1 基本基本RS触发器触发器 一对具有互非关系的输出端一对具有互非关系

5、的输出端, 其中其中 Q 的状态称为触发器的状态的状态称为触发器的状态. 一对输入端子均为低电平有一对输入端子均为低电平有 效效. 当当SD=0, RD=1时时: Qn+1=1, 置置1功能功能; 当当SD=1, RD=1时时: Qn+1不变不变, 保持保持. 当当SD=0, RD=0时时: Qn+1不定不定, 禁止态禁止态; 基本基本RS触发器的次态真值表触发器的次态真值表 但由于但由于CP=0, 从触发从触发 器被封锁器被封锁, 无论主触发器的输出状态如何变化无论主触发器的输出状态如何变化, 对从触发对从触发 器均无影响器均无影响, 即触发器的即触发器的. Q和和Q是互非的输出端是互非的输

6、出端; CP是时是时 钟脉冲输入端钟脉冲输入端; SD, RD是直接置是直接置1端和置端和置0端端; 字符前面的字符前面的 数字是区分两个触发器的标志数字数字是区分两个触发器的标志数字. P311图图10.5 74LS148为为8/3优先编码器优先编码器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 GND1CP 1K 1J 1SD1Q 1Q 2Q 2Q UCC1RD2RD2CP 2K 2J 2SD 在双稳态触发器中在双稳态触发器中, 除了除了RS触发器和触发器和JK触发器外触发器外, 根根 据电路结构和工作原理的不同据电路结构和工作原理的不同, 还有众多具有不

7、同逻辑功还有众多具有不同逻辑功 能的触发器能的触发器. 根据实际需要根据实际需要, 可将某种逻辑功能的触发器可将某种逻辑功能的触发器 经过改接或附加一些门电路后经过改接或附加一些门电路后, 转换为另一种逻辑功能的转换为另一种逻辑功能的 触发器触发器. D触发器就是这样得到的触发器就是这样得到的. D D S D CP D R Q Q J K Q Q 1 CP D 触发器的构成及其逻辑符号触发器的构成及其逻辑符号 (a) (a) 逻辑电路逻辑电路 (b)(b)逻辑符号逻辑符号 DQn+1功能功能 0 0置置0 1 1置置1 4.1 D触发器的功能表触发器的功能表 1 2 3 4 5 6 7 14

8、 13 12 11 10 9 8 GND1D 1CP 1SD1Q1Q 2Q 2Q UCC 2RD 2D2CP 2SD 1RD 4.2 D触发器的波形图见触发器的波形图见 P312, 图图10.8 T (Toggle) flip-flop T DS T CP DR Q Q J C K Q Q CP T触发器的构成及其逻辑符号触发器的构成及其逻辑符号 (a) (a) 电路电路 (b)(b) 逻辑符号逻辑符号 TQn+1功能功能 0 Qn保持保持 1 Qn翻转翻转 T触发器的功能表触发器的功能表 具有具有和和两种功能两种功能. 如果让如果让T触发器的触发器的 输入恒为输入恒为1, 则则T触发器就成为

9、触发器就成为, 显然显然, 只具有只具有一种功能一种功能. 何谓何谓“空翻空翻”? 造成造成“空翻空翻”的原因是什么的原因是什么? “空翻空翻” 和和“不定不定”状态有何区别状态有何区别? 如何有效解决如何有效解决“空翻空翻”问题问题? 本节课共介绍了几类触发器本节课共介绍了几类触发器? 准确地说出各类触发准确地说出各类触发 器的功能器的功能. 根据逻辑图符号来区别触发器的触发方式根据逻辑图符号来区别触发器的触发方式 任务内容任务内容 熟悉集成同步计数器熟悉集成同步计数器74LS161, 集成异步计数器集成异步计数器 74LS290的管脚排列图及功能表的管脚排列图及功能表, 能利用已有的集成能

10、利用已有的集成 计数器构成其他进制计数器计数器构成其他进制计数器, 并能进行测试并能进行测试. 任务目标任务目标 集成同步计数器集成同步计数器(synchronous counter)和集成异步和集成异步 计数器计数器(asynchronous counter)的功能及应用的功能及应用, 集成集成 计数器应用与测试计数器应用与测试. 任务任务 计数器的功能与应用测试计数器的功能与应用测试 HOMEWORK 1. 课本课本P328, 10.2, 10.5 2. 用用google或或百度百度搜索引擎搜索搜索引擎搜索相关资料相关资料 及在通信领域的应用及在通信领域的应用. 关键词关键词: 通信通信,

11、 Key words: counter, communication, application 计数器计数器(Counter)用于计算输入脉冲个数用于计算输入脉冲个数, 还常用于还常用于 分频、定时及进行数字运算等分频、定时及进行数字运算等. 1. 计数器分类计数器分类 按时钟控制方式不同分按时钟控制方式不同分 异步计数器异步计数器 asynchronous counter 同步计数器同步计数器 synchronous counter 同步计数器比异步计数器的速度快得多同步计数器比异步计数器的速度快得多. 所谓所谓同步同步, 就是该计数器只有当输入信号的下降沿就是该计数器只有当输入信号的下降沿

12、(或或 上升沿上升沿)来临时来临时, 计数器才会开始处理计数器才会开始处理, 其他时间无论高低其他时间无论高低 电平电平, 计数器都会无视；计数器都会无视； 所谓所谓异步异步, 就是你随时达到所设定的值就是你随时达到所设定的值, 它立刻就跳它立刻就跳 转转, 并不等待下一个下降沿并不等待下一个下降沿(或上升沿或上升沿)的到来的到来. 按计数器功能分按计数器功能分 加法计数器加法计数器 减法计数器减法计数器 加加 / 减计数器减计数器 (又称可逆计数器又称可逆计数器) 对计数脉冲作递对计数脉冲作递 增计数的电路增计数的电路. 对计数脉冲作递减对计数脉冲作递减 计数的电路计数的电路. 在加在加 /

13、 减控制信号作用减控制信号作用 下下, 可递增也可递减计可递增也可递减计 数的电路数的电路. 按计数进制分按计数进制分 按二进制数运算规按二进制数运算规 律进行计数的电路律进行计数的电路 按十进制数运算规按十进制数运算规 律进行计数的电路律进行计数的电路 二进制计数器二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器 (又称又称 N 进制计数器进制计数器) 二进制和十进制以外的二进制和十进制以外的 计数器计数器 (1)CR=0时时, 输出输出QDQCQBQA=0000, 异步清零异步清零. CR, Clear (2)CR=1, 预置控制端预置控制端LD=0, 并且并且CP=C

14、P时时,QDQCQBQA=D3D2D1D0, 实现实现同步置数同步置数. (4)CR=LD=CTP=CTT=1,并且并且CP=CP时时, 按按4位自然二进制码同位自然二进制码同 步计数步计数. (3)CR=LD=1, 且且 CTTCTP=0 时时, 计数器状态保持不变计数器状态保持不变. 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 GNDCR CP D0D1CTP UCC CO QAQBQCQDCTT D2D3 LD QAQBQCQD CO D0CR LDD1D2D3 CR LD 74LS161 CP CTT CTP 集成同步二进制计数器集成同步二进制计数器

15、74LS161逻辑符号逻辑符号 LD 为同步置数控制端为同步置数控制端, 低电平有效低电平有效 计数控制端计数控制端, 高电平有效高电平有效 计数状态输出端计数状态输出端, 从高位到从高位到 低位依次为低位依次为 QD, QC, QB,QA 置数数据输入端置数数据输入端, 为为 并行数据输入并行数据输入计数脉冲输入端计数脉冲输入端, 上升沿触发上升沿触发 进位输出端进位输出端 CR 为置为置 0 控制端控制端, 低电平有效低电平有效 PIO (parallel input output) 并行输入输出并行输入输出 SIO (series input output) 串行输入输出串行输入输出 C

16、T74LS161的功能表的功能表 CRLDCTTCTPCPD3D2D1D0 Q n+1Q n+1Q n+1Q n+1 00000 10d3d2d1d0d3d2d1d0 1111计计 数数 110保保 持持 110保保 持持 (1)CR=0时时, 输出输出QDQCQBQA=0000, 异步清零异步清零. (2)CR=1, 预置控制端预置控制端LD=0, 并且并且CP=CP时时, QDQCQBQA=D3D2D1D0, 实现实现同步置数同步置数. (3)CR=LD=CTP=CTT=1,并且并且CP=CP时时, 按按4位自然二进制码同步计位自然二进制码同步计 数数. (4)CR=LD=1, 且且 CT

17、TCTP=0 时时, 计数器状态保持不变计数器状态保持不变. DCBA 计数计数 顺序顺序 计数器状态计数器状态计数计数 顺序顺序 计数器状态计数器状态 QDQCQBQAQDQCQBQA 0000091001 10001101010 20010111011 30011121100 40100131101 50101141110 60110151111 70111160000 81000 通常选用从通常选用从“0000”开始计数的方式开始计数的方式. CT74LS161 为为 4 位二进制计数器位二进制计数器, 有有 16 个计数状态个计数状态. 利用其中任意十个连续的状态均可实现十进制计数利用

18、其中任意十个连续的状态均可实现十进制计数. CT74LS161 计数器状态计数器状态 例例 利用利用 CT74LS161 的的异步清异步清0功能功能构成六进制计数器构成六进制计数器 计数计数 顺序顺序 计数器状态计数器状态 QDQCQBQA 00000 10001 20010 30011 40100 50101 60110 “161”为异步置为异步置0, 即只要置即只要置0端出现有效电平端出现有效电平, 计数计数 器立刻置零器立刻置零. 因此因此, 应在输入应在输入第第6个个CP脉冲脉冲后后, 用用S6 = 0110 作为控制信号去控制电路作为控制信号去控制电路, 产生置零信号加到异步置产生置零信号加到异步置0端端, 使计数器使计数器立即置立即置0. 根据根据 S6 和和 CR 的有效电平写出的有效电平写出 (3)画连线图画连线图 (1)写出写出 S6 的二进制代码的二进制代码 S6 = 0110 (2)写出反馈置写出反馈置0函数函数 CB CRQ Q S1, S0控制寄存器的功控制寄存器的功 能能, DSL为左移数