集成电路的故障测试

1、数字集成电路的故障测试策略与技术研究摘 要 当今时代网路不断的发展，必然推动硬件的更新换代。近几年网络工具的不断更新换代使数字集成电路在发展中不断的走向成熟。目前，应用比较广泛的数字集成电路有如下dsp、cpu、显卡等，研究方向主要有：顶层架构（硬件架构，软件架构），算法等，本次论文所要研究的是具体的可测试性设计，功能仿真设计等集成电路相关的约束的研究。电路的集成化为人们带来了便捷的同时也给我们带来了一些必不可少的故障。因此需要我们不断的学习，尽量避免故障的出现以及解决处理好故障。在以后很多年里，数字集成电路会不断的发展，为我们的生活增添非常美好的光环。集成电路故障测试的目的在于提出一种发现电

2、路设计中的潜在问题的方法，实现电路的优化设计，提高其可靠性。从90年代起，随着集成电路的迅速发展，该技术越来越引起研究人员和工程设计者的重视，对集成电路故障的测试主要有硬件故障检测和软件故障检测。本文着重分析了集成电路为用户提供的友好交的互界面，同时提供的接口部分是否很方便的扩展期间模型库。通过集成电路故障模式建模方式给我们更直观的印象，对数字集成电路故障检测以及设计有个更深的认识。关键词：集成电路，故障检测，顶层架构，模型。digital integrated circuits fault testing strategy and technology researchabstractcon

3、tinuous development of the network era is bound to promote the upgrading of the hardware.in recent years, the continuous upgrading of the network tools in the development of digital integrated circuits continue to mature. at present, more extensive application of digital integrated circuits are as f

4、ollows dsp, cpu, graphics cards, research directions are: top-level architecture (hardware architecture, software architecture), algorithm, this paper will study the specific design for testability,functional simulation integrated circuit design constraints related to the research.bring an integrate

5、d circuit into a convenient but also bring us some essential failure.therefore, we need to keep learning, try to avoid the appearance of failure and resolve to handle failure.many years later, the development of digital integrated circuits will continue, to add life to our very good aura. the purpos

6、e of integrated circuit fault test circuit design is proposed that the potential problem, to achieve optimal circuit design to improve its reliability.from 90 onwards, with the rapid development of integrated circuits, the technology has drawn increasing research attention to designers and engineers

7、, the testing of integrated circuit failures are hardware and software fault detection fault detection. this article focuses on the integrated circuit to provide users with the mutual exchange of friendly interface, while providing some of it very convenient interface during the expansion of model l

8、ibrary.modeling of integrated circuit failure mode by way gives us a visual impression, fault detection of digital integrated circuits, and design have a deeper understanding.keywords: integrated circuits, fault detection, the top-level architecture model.目录 摘 要- 1 -目录- 3 -第一章 绪论- 4 -1.1论文背景- 4 -1.2

9、 国内外对数字集成电路的研究- 4 -1.3 论文研究目的- 5 -第二章 数字集成电路理论- 6 -2.1 理论基础- 6 -2.1.1 概念- 6 -2.1.2 由来- 6 -2.1.3 未来发展- 7 -2.2 数字电路简介- 7 -2.2.1 简介- 7 -2.2.2 数字电路的特点- 8 -2.2.3 集成电路设计流程- 8 -2.2.4 应用- 9 -2.3 可测试性设计- 9 -第三章 故障检测理论- 10 -3.1 主要的检测介绍- 10 -3.1.1 电路描述层次- 10 -3.1.2 高层测试- 10 -3.1.3 高层测试研究- 10 -3.1.4 功能故障模型分类- 1

10、0 -3.1.5 注意事项- 11 -3.2 研发设计之考虑- 11 -第四章 故障测试- 11 -4.1 数字ic故障测试基本过程、测试算法和技术- 11 -4.2 测试算法- 12 -第五章 结束语- 13 -参考文献- 14 -致谢- 15 - 第1章 绪论1.1论文背景ic制造工艺的发展，持续增加着vlsi电路的集成密度，亦日益加大了电路故障测试的复杂性和困难度。随着单片超大规模(vlsi)集成电路功能的日益复杂和集成密度的倍增，使得高质量、低成本的集成电路故障测试技术的发展变得越来越具有紧迫性和挑战性。早期的人工测试和穷举测试法已难以满足实际需要，取而代之的是自动测试图形生成(atp

11、g)、可测性设计(dft)、边界扫描测试(bst)和内建自测试(bist)等更为先进的测试技术和策略。1.2 国内外对数字集成电路的研究1958年美国德克萨斯仪器公司(ti)发明了集成电路（ic），随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和mos型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃，创造了一个前所未有的具有极强渗透力和旺盛生命力的新兴产业集成电路产业。 集成电路发明至今40多年以来，从电路集成到系统集成这句话是对ic产品从小规模集成电路（ssi）到今天特大规模集成电路（ulsi）发展过程的最好总结，即整个集成电路产品的发展经历了从传统

12、的板上系统（system-on-board）到片上系统（system-on-a-chip）的过程。在这历史过程中，世界ic产业为适应技术的发展和市场的需求，其产业结构经历了三次变革。 第一次变革：以加工制造为主导的ic产业发展的初级阶段。 70年代，集成电路的主流产品是微处理器、存储器以及标准通用逻辑电路。这一时期ic制造商（idm）在ic市场中充当主要角色，ic设计只作为附属部门而存在。这时的ic设计和半导体工艺密切相关。ic设计主要以人工为主，cad系统仅作为数据处理和图形编程之用。ic产业仅处在以生产为导向的初级阶段。 第二次变革：foundry公司与ic设计公司的崛起。 80年代，集成

13、电路的主流产品为微处理器（mpu）、微控制器（mcu）及专用 ic（asic）。这时，无生产线的ic设计公司（fabless）与标准工艺加工线（foundry）相结合的方式开始成为集成电路产业发展的新模式。 随着微处理器和pc机的广泛应用和普及（特别是在通信、工业控制、消费电子等领域），ic产业已开始进入以客户为导向的阶段。一方面标准化功能的ic已难以满足整机客户对系统成本、可靠性等要求，同时整机客户则要求不断增加ic的集成度，提高保密性，减小芯片面积使系统的体积缩小，降低成本，提高产品的性能价格比，从而增强产品的竞争力，得到更多的市场份额和更丰厚的利润；另一方面，由于ic微细加工技术的进步，

14、软件的硬件化已成为可能，为了改善系统的速度和简化程序，故各种硬件结构的asic如门阵列、可编程逻辑器件（包括fpga）、标准单元、全定制电路等应运而生，其比例在整个ic销售额中1982年已占12；其三是随着eda工具（电子设计自动化工具）的发展，pcb设计方法引入ic设计之中，如库的概念、工艺模拟参数及其仿真概念等，设计开始进入抽象化阶段，使设计过程可以独立于生产工艺而存在。有远见的整机厂商和创业者包括风险投资基金（vc）看到asic的市场和发展前景，纷纷开始成立专业设计公司和ic设计部门，一种无生产线的集成电路设计公司（fabless）或设计部门纷纷建立起来并得到迅速的发展。同时也带动了标准

15、工艺加工线（foundry）的崛起。全球第一个foundry工厂是1987年成立的台湾积体电路公司，它的创始人张忠谋也被誉为“晶芯片加工之父”。 第三次变革：“四业分离”的ic产业 90年代，随着internet的兴起，ic产业跨入以竞争为导向的高级阶段，国际竞争由原来的资源竞争、价格竞争转向人才知识竞争、密集资本竞争。以dram为中心来扩大设备投资的竞争方式已成为过去。如1990年，美国以intel为代表，为抗争日本跃居世界半导体榜首之威胁，主动放弃dram市场，大搞cpu，对半导体工业作了重大结构调整，又重新夺回了世界半导体霸主地位。这使人们认识到，越来越庞大的集成电路产业体系并不有利于整

16、个ic产业发展，分才能精，整合才成优势。于是，ic产业结构向高度专业化转化成为一种趋势，开始形成了设计业、制造业、封装业、测试业独立成行的局面，近年来，全球ic产业的发展越来越显示出这种结构的优势。如台湾ic业正是由于以中小企业为主，比较好地形成了高度分工的产业结构，故自1996年，受亚洲经济危机的波及，全球半导体产业出现生产过剩、效益下滑，而ic设计业却获得持续的增长。 特别是96、97、98年持续三年的dram的跌价、mpu的下滑，世界半导体工业的增长速度已远达不到从前17的增长值，若再依靠高投入提升技术，追求大尺寸硅片、追求微细加工，从大生产中来降低成本，推动其增长，将难以为继。而ic设

17、计企业更接近市场和了解市场，通过创新开发出高附加值的产品，直接推动着电子系统的更新换代；同时，在创新中获取利润，在快速、协调发展的基础上积累资本，带动半导体设备的更新和新的投入；ic设计业作为集成电路产业的龙头，为整个集成电路产业的增长注入了新的动力和活力。1.3 论文研究目的 本次论文的研究的重点之一是对数字集成电路的故障检测有个整体的把握和设计。在认知数字集成电路的基础上我们运用各种手段在设计中在尽量避免电路故障的基础上，选择比较合理的算法等进行电路的故障检测。了解数字集成电路的发展，特点以及设计和应用。对数字集成电路的故障检测有着不可缺少的意义。在了解的基础上我们可以在检测中把握重点，尽

18、可能的让电路既满足我们的功能要求又尽可能的简单与快捷。第2章 数字集成电路理论2.1 理论基础2.1.1 概念集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。 它在电路中用字母“ic”（也有用文字符号“n”等）表示。如图：2.

19、1.2 由来杰克基尔比（jack kilby）在我们这个世界上，如果说有一项发明改变的不是某一领域，而是整个世界和革新了整个工业体系，那就是杰克发明的集成电路ic。 1958年9月12日，这是一个伟大时刻的开始，美国德州仪器公司工程师“杰克.基尔比”发明了世界上第一个集成电路ic。这个装置揭开了人类二十世纪电子革命的序幕，同时宣告了数字信息时代的来临。经过不断的发展发展到今天比较成熟的数字电路系统。2.1.3 未来发展 近几年，中国集成电路产业取得了飞速发展。中国集成电路产业已经成为全球半导体产业关注的焦点，即使在全球半导体产业陷入有史以来程度最严重的低迷阶段时，中国集成电路市场仍保持了两位数

20、的年增长率，凭借巨大的市场需求、较低的生产成本、丰富的人力资源，以及经济的稳定发展和宽松的政策环境等众多优势条件，以京津唐地区、长江三角洲地区和珠江三角洲地区为代表的产业基地迅速发展壮大，制造业、设计业和封装业等集成电路产业各环节逐步完善。目前，中国集成电路产业已经形成了ic设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着ic设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。 目前,以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎

21、和雄厚基石。1999年全球集成电路的销售额为1250亿美元,而以集成电路为核心的电子信息产业的世界贸易总额约占世界gnp的3%,现代经济发展的数据表明,每l2元的集成电路产值,带动了10元左右电子工业产值的形成,进而带动了100元gdp的增长。目前,发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山(2001年为43.6%)。预计未来10年内,世界集成电路销售额将以年平均15%的速度增长,2010年将达到60008000亿美元。作为当今世界经济竞争的焦点,拥有自主版权的集成电路已曰益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。

22、2.2 数字电路简介2.2.1 简介用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。数字电路是以二值数字逻辑为基础的，其工作信号是离散的数字信号。电路中的电子晶体管工作于开关状态，时而导通，时而截止。数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。但其发展比模拟电路发展的更快。从60年代开始，数

23、字集成器件以双极型工艺制成了小规模逻辑器件。随后发展到中规模逻辑器件；70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。数字集成器件所用的材料以硅材料为主，在高速电路中，也使用化合物半导体材料，例如砷化镓等。逻辑门是数字电路中一种重要的逻辑单元电路 。ttl逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。随着cmos工艺的发展,ttl的主导地位受到了动摇，有被cmos器件所取代的趋势。 近年来,可编程逻辑器件pld特别是现场可编程门阵列fpga的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。2.2

24、.2 数字电路的特点1）同时具有算术运算和逻辑运算功能 数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算（与、或、非、判断、比较、处理等），因此极其适合于运算、比较、存储、传输、控制、决策等应用。2）实现简单，系统可靠以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3）集成度高，功能实现容易集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路（

25、ssi）、中规模集成电路（msi）、大规模集成电路（lsi）、超大规模集成电路（vlsi）的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。2.2.3 集成电路设计流程 设计的基本过程：功能设计，逻辑和硬件的设计，设计验证，版图设计等。集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路，这里我们可以通过对电路的基本了解完成对电路功能等的测试。设计中我们必须考虑内建测试技术，在芯片内部设计测试设备来检测芯片功能，避免数据需要串行

26、传输到外边设备。如下图：2.2.4 应用 目前数字集成电路的应用非常的广泛，数字集成电路分为很多种，横跨多个领域，目前应用比较广泛的有电脑，汽车，洗衣机，冰箱，空调等。它与智能化产品是分不开的，其应用在我们身边比比皆是。2.3 可测试性设计 可测试性是影响与测试相关的各种成本的设计特征，一般有专项设计和系统化设计两种方法。好的测试方案能使测试更加容易和快捷，我们对测试的设计还需要不段的努力。 电路故障有很多种，例如：固定型故障，开路故障。为了控制和减少这种故障我们必须对电路的可测试性给于研究设计。一般有增加逻辑电路的测试点，提高时序单元初始状态的预置能力，对不可测试点增加观测点，插入禁止逻辑单

27、元断开发馈链，增加附加测试电路等方法。第3章 故障检测理论3.1 主要的检测介绍3.1.1 电路描述层次从测试的角度来看，电路描述的层次可以分为行为描述、功能描述、结构描述、开关级描述和几何描述 。行为级(亦称算法级)的描述方式主要有：行为有限状态机(bfsm)、控制流图(cfg)、数据流图(dfg)、控制数据流图(cdfg)等；功能描述是在rtl级的描述，其最基本的设计单元是寄存器、计数器、多路选择器、alu等，描述方式主要有：布尔方程、fsm、bdd等；结构描述是在门级的描述，最典型的描述是由一些基本逻辑门连接而成的逻辑原理图；开关级描述则是由晶体管构成，主要包括晶体管、r、l、c等；几何

28、描述则是在版图级，确定线宽、内部线和内部元件实例，以及器件的几何尺寸等。3.1.2 高层测试所谓高层测试，指的是任何高于门级的测试。高层的含义，指测试时不仅考虑电路的结构信息，还要考虑电路的行为和功能信息。传统门级测试只考虑电路的结构。而高层测试考虑的是高层描述，如hdl硬件描述语言、状态图、功能块图等。采用高层测试方法，可以减少需要处理的基元的数量，从而加速测试生成。高层测试也可以与电路的设计更紧密地联系在一起，从而在综合步骤之前对电路提出一些可测性分析。在作系统设计时就充分考虑到测试的要求，用故障诊断的理论去指导系统设计。3.1.3 高层测试研究 高层测试虽然已经发展了十几年，但一直没有在

29、工业界得到广泛应用。究其原因，就是缺乏与门级固定型故障相对应的高层故障模型。故障模型也成为制约高层测试方法在实际测试中应用的一个重要因素。在几种高层测试方法中，宏测试的方法仍然采用的是门级stuck-at故障模型，使得这种方法仍然离不开底层的细节；同时，也限制了其通用性和测试效率。其他的测试方法都有自己的故障模型，但不能保证stuck-at故障的覆盖。高层测试中的故障模型主要分为功能故障模型和行为故障模型两类。功能故障模型是基于高层基元(可能由大量的门组成)的输入输出关系进行描述的，而行为故障模型则是基于电路所设计功能的过程进行描述的。3.1.4 功能故障模型分类1、通用故障(gf)，即所有可

30、能由于输入不同导致的电路功能故障，需要穷举测试；2、引脚故障(pf)，是门级ssl故障模型的概括，只考虑基元引脚的故障，由于高层基元复杂性的增加，内部ssl故障的覆盖率就下降了；3、 引申故障(if)，是通用故障的一个子集，由物理或功能特性的故障描述引申而来。3.1.5 注意事项 必须了解故障的具体类别，必须在主机上的自我诊断，必须按步骤行使故障检测，必须对数字集成电路有个整体的把握。 由于受到故障模型的制约，以门级固定型故障来衡量的高层测试的故障的覆盖率往往不能令人满意。高层测试在实际中并没有得到很好的应用。高层测试的方法利用功能抽象的好处，避免了与门级设计的巨大尺寸连在一起，但提高了抽象的

31、级别，总是伴随着细节的丧失，从而导致固定型故障的覆盖率降低。有学者指出，我们需要改变固有的思路，如可借用软件测试的方法，而不要仅仅局限于固定型故障的覆盖率(事实上，stuck-at模型还不能反映出所有的故障模型)，我们更需要关注设计是否实现了预期指标。3.2 研发设计之考虑 随着soc的集成度越来越高，其测试可行性、测试时间和测试功耗越来越受到人们的关注，dft也被提升到系统级的高度。soc的系统级dft包括对不同模块应用不同的dft方法，以及某些模块不包含任何测试结构，一切设计都从顶层模块去综合考虑。与模块级的dft不同，系统级的dft困难主要来自于：(1)dft的不同测试策略在不同模块间的

32、合理应用。(2)soc规模庞大，测试结构和测试控制较为复杂。(3)系统的可测试资源，如外围引脚等限制了可测性设计。(4)不同的测试策略和测试结构的划分将会影响整个电路的可测性。第4章 故障测试4.1 数字ic故障测试基本过程、测试算法和技术 一个逻辑元件、电路和系统，可能因为某种原因而不能完成相应的功能的元件即成为故障，故障可能是硬件缺失或者损坏，也可能是内部软件故障等。故障可以用故障的性质、故障值、故障的范围以及故障的持续时间等特征来描述。要测试故障，我们必须首先了解故障的发生原因等。以及有个系统的测试过程才能方便快捷的检测出故障并及时处理。 故障测试基本过程是： 首先， 由测试图形发生器(

33、tpg)向cut 施加测试图形， 以便使之达到预定义的初态；然后，cut 对输入的测试图形进行处理，产生测试响应； 最后， 由测试响应分析(response analysis，ra)电路进行验证。在测试控制器(test controller，tc)控制下对不同的测试图形重复以上测试过程。 一）测试图形的生成：确定产生满足如下三个条件的测试图形优化序列是故障测试的一个中心问题：i)能够理想地确定故障模型中假定的所有故障；2)易于产生和存储，并且开销代价低；3)可压缩性，使得测试周期短。二）非确定性测试生成技术：主要包括人工测试生成和随机测试生成。人工测试图形生成可以用较少的测试图形覆盖较多的故障

34、，但只适用于小规模集成电路。随机测试图形生成的成本低，对于输入数目较少的电路可用穷举测试实现对cut功能的完全检查，但输人数目超过一定限度，穷举将不可能现实。据统计，随机测试图形对组合电路的故障覆盖率一般只能达到70左右，而对时序电路基本上是无效的。 三）确定性测试生成技术采用故障测试生成算法自动推导cut 测试的方法称为确定性测试生成。一个完整的自动测试图形生成系统还应包括故障模拟器， 以验证测试图形的正确性并计算故障覆盖情况，生成cut 的故障辞典。故障辞典是故障测试实施中进行故障检测和故障诊断的主要依据。确定性测试生成的可信度好，可用较少的测试图形达到最高的故障覆盖率，对可测性故障可以1

35、00覆盖，但它所消耗的cpu时间是电路等效门数的指数增长函数。 四）组合逻辑电路测试图形产生：一个具有n个输入端的组合电路，如果对真值表进行遍历性的检测，则需要2n个测试图形。随着vlsi结构的复杂性增加，测试时间越来越不能接受，便产生了故障模拟法。故障模拟法主要包括并行故障模拟、演绎故障模拟、同时故障模拟和临界路径跟踪等方法。故障模拟方法很难用较少的测试码对可测故障达到100的故障覆盖率。组合电路测试研究的另外一个重要分支，就是寻找有效的算法，极大地缩减测试图形的数量。4.2 测试算法一维通路敏化法：是由故障激活、正向驱动、反向跟踪三个过程构成。基本原理是从故障点选择某条通路到达电路的任一原

36、始输出，如果给这条通路上的一些门的输入指定相应的信号值，以便使故障信号沿所选通路传播到输出，就认为该通路被敏化了。下面介绍集中比较常用的测试算法： 1）d算法又称多维通路敏化法。主要思想是同时敏化从故障源到电路所有输出的全部可能的通路，从而成为组合逻辑电路测试上的第一个完善的算法。但由于它在d 驱赶和相容性运算中，需要大量地对路径和赋值进行试探，因此，d算法效率不是很高。 2）podem 算法又称通路判决法，工作原理同d算法非常相似。尽管podem 算法采取了一些措施，使得测试效率比d算法高很多，但它重复判定和反向追踪的次数仍然太大。 3）由于状态预置的困难和竞争冒险的存在，时序电路的测试图形

37、生成在理论上是个没有完全解决的问题。国际上流行的做法是，通过扫描设计法，将时序电路的测试标准化，即将时序逻辑分解为扫描链和组合逻辑，从而将时序电路的测试转化为组合逻辑的测试。时序逻辑的典型测试方法简述如下：按时帧开法：同步时序电路可近似地看成组合电路，就可用组合电路测试生成法来处理它。但存在一些问题：例如初态的设置，展开级数问题以及多重故障和时钟信号等问题。 4）功能测试法是通过对时序电路输入施加测试图形，观察其输出是否符合状态表中指定的值。尽管功能测试法从理论上来说是完善的，但由于要生成给定电路的状态表，对于大型时序电路的测试将占用太长的测试时间。 5）概率测试法由于采用确定性测试图形生成算法生成cut测试序列是个np完全问题，因此，当数字vlsi出现以后，专家们自然又想到了简单易行的随机测试图形生成方法。对于随机测试，只要解决下面两个难题，那将会比确定性测试优越，这两个难题是：1)随机测试序列长度的缩短；2)cut输出响应的有效压缩。伪随机测试图形生成就是基于概率测试法的一种有效的测试算法。 理论分析证明，自动测试图形生成的时间复杂性是个np完全问题。实验结果表明，整个自动测试图形生成过程所消耗的cpu时间是cut等效门数的平方到立方函数关系。近年来，测试图形生成速度的提高已明显地赶不上集成电路规模增大的需要。测试生成成本在产品生