可编程时钟控制器的设计本科毕业论文

1、可编程时钟控制器的设计 摘要：本论文设计了一个基于静态存储器的由中小规模集成电路构成的可编程时钟控制器。该时钟控制器包括时基、时钟显示、校时电路组成的数字电子钟和由静态存储器ram2114组成的存储电路构成，具有结构简单，校时方便，编程灵活，性价比高等优点，具有一定的推广意义。关键词：可编程时钟控制器；数字电子钟；静态存储器design of the programmable clock controller abstract：this paper designs a based on static memory by the medium and small scale integrated

2、 circuits and programmable clock controller. the clock controller includes timing, clock display, school circuit digital electronic clock and by the static memory ram2114is formed in the memory circuit, has the advantages of simple structure, convenient timing, flexible programming, cost-effective a

3、dvantages, which has great value of popularization.keywords: rogrammable clock controller; digital electronic clock; static memory1 概述可编程时钟控制器（programmable time controller，ptc），也称可编程时控器、可编程时控开关，常用于学校、机关、工厂等用作定时控制，如：自动打铃、路灯控制、定时录像、定时转播、交通控制等，是一种应用广泛的电子电路。随着工业生产的自动化和智能化，人们对可编程时钟控制器的要求也越来越高，这使得可编程时钟控制器

4、的发展也越来越快。目前大多数可编程时钟控制器都以微处理器为基础, 综合了计算机与自动化技术。时钟控制器经过不断的改进，由简单的逻辑控制发展到能完成复杂运算的直接数字控制，增强了系统的控制能力，为复杂过程控制奠定了基础。本论文主要讨论了可编程时钟控制器的各组成部分，在理论上分别对数字钟的时钟部分、显示部分、控制部分、及控制器的存储部分等系统分析后，设计了一个可编程时钟控制器的实现方案，并利用强大的eda仿真软件multisim对系统设计方案进行了仿真，验证了系统设计方案的正确性。2 基础知识2.1 时基电路设计在数字系统中，需要各种不同频率的脉冲信号，或者需要一定宽度和幅度的脉冲信号，来完成各种

5、不同的控制要求。电子钟作为可编程时钟器的基础，首先需要的就是一个标准的秒脉冲，利用秒脉冲信号驱动秒计数器，当秒计数器的秒信号输入到59秒时，下一秒脉冲来时，秒计数器就自动清零，并向分计数器输入一个信号，进行分的计时；当实现一天24小时的计时后，计数器又从0开始计时。2.1.1 555定时电路产生秒信号555定时器是一种双极型中规模集成电路，其内部包涵了模拟电路和数字电路，只需要在外部接上几个大小适当的阻容器件，便可构成单稳态触发器、多谐振荡器和施密特触发器等脉冲产生与变换电路。555定时器的内部结构与外部引脚如图1所示。图1 555定时器的内部原理图及555外部引脚排列图图2为555定时器构成

6、的一个标准秒信号电路结构，其中电容和电阻构成了振荡电路，当t=1s，令c=10uf，r1=39k,选取固定电阻和点位器相串联代替电阻r2。在调试电路时，调试电位器rp，使输出脉冲为1s。图2 555秒信号电路结构2.1.2 晶体振荡器产生秒信号晶体振荡器是一种机电器件，是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上做成。这种晶体如果给它通电，它就会产生机械振荡，反之，如果给它机械力，它也会产生电，这种特性叫机电效应。其振荡频率与它形状，材料，切割方向等密切相关,是它一个很重要的特点。由于石英晶体化学性能非常稳定，热膨胀系数非常小，其振荡频率也非常稳定，几何尺寸可以控制很精密，所以其谐振频

7、率也很准确,稳定度、精确度较高，且电路结构简单。图3 晶体振荡器电路图图3是用晶体振荡器组成的秒脉冲信号电路图，本振荡器采用cd4060，cd4060内部有一个振荡器和214的分频器，晶体振荡器采用32768hz，经分频后从 cd4060 的脚输出频率为 2hz 的信号，再经 74ls74组成的2分频器，输出1hz的时钟秒脉冲。由于本系统的快速校时电路需要不同频率的时钟信号，结合数字钟要求，在此采用方案2实现数字时钟秒信号的产生。2.2 控制电路设计要实现电路的控制，现在大多采用微处理机控制单元（mcu），现场可编程门阵列（fpga）或随机存取存储器 (ram)方案。微处理机控制单元（mcu）

8、将计算机的cpu、ram、rom、定时器和多种i/o接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制，程序可以反复擦写，灵活性很强。现场可编程门阵列（fpga）是由存放在ram中的程序来设置其工作状态， 因此工作时需要对片内的ram进行编程。存在的缺点有，陈列面积大，导致信号开关延迟，时间长、工作速度降低。随机存取存储器 (ram)由多个存储单元组成的存储单元和控制单元，存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关，但缺点是关机或断电数据便会丢失。2.3 计时电路设计2.3.1 利用中规模集成电路实现计数器集成电路简称ic（integrated

9、circuit），是20世纪60年代初期发展起来的一种半导体器件，他在半导体制造工艺基础上，将各种元器件和连线集成在一片硅片上，电子设备的可靠性和灵活性得到了很大提高，同时也降低了成本，1959年出现的集成电路标志着电子器件的第三次重大变革。它的特点有： (1)有集成电路工艺制造的元器件同处在一个硅片上，距离非常接近，所以参数的对称性较好。(2)在集成电路中，制造三极管往往比制造电阻、电容等无源器件方便，芯片占用面积少，成本更廉价，所以一般在集成放大电路中，常用三极管代替电阻。(3)由于集成电路工艺不适合制造几十皮法以上的电容器，所以在放大级之间通常采用直接耦合方式。集成电路按照其功能的不同，

10、可分为数字集成电路和模拟集成电路。按照模拟集成电路的类型分，可以分为集成运算放大器、集成高频放大器、集成中频放大器、集成功率放大器、集成稳压器、集成乘法器、集成比较器以及集成数模和模数转换器等。根据集成电路规模的大小，通常将其分为小规模集成电路（ssi）、中规模集成电路（msi）、大规模集成电路（lsi）、超大规模集成电路（vlsi），分类的依据是一片集成电路芯片上包含的逻辑门个数或元件个数。中规模集成电路（msi）通常含逻辑门数为10门99门(或含元件数100个999个)。中规模集成电路中有很多种类的计数器。比如常用的2进制计数器有74ls139,74161,74197，74ls197等，1

11、0进制计数器有74160，74162，74ls160,74192等,此系统主要采用10进制计数器构成24、60进制的计数器。集成计数器通常带有控制端，比如74160即带有异步清零功能，又有同步置数和计数功能，以及保持功能；74290即带有清零功能，又有置“9”功能，以及计数功能。 图4为计数器74160组成的十进制的一个典型应用。图4 74160组成的十进制计数器 2.3.2 利用单片机实现计数器单片机由于其内部集成度高，功能全，抗干扰能力强 ，使用方便等特点，它的使用已经渗透到我们生活的各个领域，比如导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，民用豪华轿车的安全保障系统

12、，工业自动化过程的实时控制和数据处理，全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。单片机具有体积小、功耗低、控制功能强、扩展灵活、微型化和使用方便等优点，广泛应用于仪器仪表中。 2.3.3 利用可编程逻辑器件实现计数器对可编程逻辑器件进行编程和配置，利用它解决不同的逻辑设计问题。可编程逻辑器件由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。2.4 multisim10.0 简介multisim是加拿大interactive image technologies (electronics workbench)

13、公司推出的以windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。被美国ni公司收购后，更名为ni multisim ，而本论文的仿真实现是利用2007年8月26日发行的ni系列电子电路设计软件multisim10.0。仿真界面如图5所示。图5 multisim10.0的工作界面图multisim10.0系统集成一体化，界面直观友好，操作简单方便，在一个窗口就可以实现各种元件的取和放，还支持很多电路的仿真，如直流电路，瞬态电路，及正弦交流电路的设计仿真，并且软件自带电路分析方法，方便实验者对自己所组成的电路进行分析，同时还具有保存打印功能。3 本论文选择方案时基电路设计我采用

14、晶体振荡器来实现，因为555定时器在开关打开或关闭时，电容不是很稳定，而晶体振荡器则不会出现这种现象，而且通常一个系统共用一个晶振，便于各部分保持同步，而555则不能实现，用石英晶体振荡器特点是电路结构简单，另外它有一个极为稳定的串联谐振频率f，其作用在于产生原始的时钟频率，这个频率经过频率发生器的放大或缩小后就得到我们所需要的频率，但当晶振频率很高时，准确度也很高，那么使用分频级数越多，耗电量越大，成本也越高，综合考虑，这里用cd4060作为分频。cd4060在数字集成电路中可实现的分频技术最高，而且cd4060还包含了振荡电路所需要的非门，它为14级2进制串行计数器（14级2分频），可以将

15、32768hz的信号分频为2hz,由于mutisim10中不支持cd4060的仿真，因此在仿真里可以选择4060bd来实现分频的功能，在用一个计数器得到1hz标准秒脉冲信号。计时电路设计采用中规模集成电路和发光二极管led来实现，控制电路则采用随机存取存储器 (ram)，因为微处理机控制单元或者现场可编程门阵列是在内部进行程序的编写，一般速度要慢，无法完成复杂的设计，且需消耗更多的电能，而随机存取存储器 (ram)可按需随意对存储单元的内容取出或存入，且存取时的速度与存储单元所在位置没有关系。由于随机存储器 (ram)断电时，将丢失其存储内容，所以必须不间断地为本设计提供电源，市电比其他形式电

16、能更可靠、经济、环保，所以将市电作为主要能源，但是一旦遇到停电，就必须将市电这种可能中断的电源转换为不间断电源进行供电，所以供电选择市电和蓄电池更替供电。 当市电正常时，由市电提供电源，并不断给蓄电池充电，当市电停电，蓄电池在同一时间代替市电提供直流电，从而实现了直流电源的不间断供应。4 系统设计4.1 系统设计方案译码驱动in out可编程ram驱动放大时钟计数控制终端电源编程控制时钟分频参考时钟1分1秒校时系统图6 系统总体框架图图6包括时钟部分、显示部分、控制部分、存储部分。参考时钟、时钟分频和时钟计数组成时钟电路部分，其中一路将产生的1hz（1秒）的脉冲输送到数码显示部分，经译码器，在

17、数码管中显示出时间，另外一路则将1hz（1秒）的脉冲送到控制部分，计时在走动过程中难免会出现误差，均需要校正时间，所以在时钟电路部分还要对计时进行校时。译码驱动和数码显示组成显示部分，利用译码器输送时钟显示。其中存储部分由存储器ram2114组成，功能为输入我们需要的时间。编程控制、驱动放大和控制终端以及存储部分组成控制部分。4.2 系统组成部分4.2.1 时钟部分时钟部分主要由振荡器和分频器产生 1hz（即1秒）标准秒脉冲，用秒脉冲驱动“秒”计数器，因每分钟有 60 秒，所以“秒”计数器应为 60 进制计数器。计数输出经译码、显示时钟秒；利用“秒”计数器的复位脉冲作为“分”计数器的计数脉冲，

18、因为一分钟有60秒，所以“分”计数器也是60进制计数器，当秒脉冲累积到59秒时，则向“分”计数器发送一个计时脉冲，而“秒”计数器继续从零开始重新计时，重复上述过程，当“分”计数器累积计数到59时，就向下一级“时”计数器发送脉冲，一天是24小时，那么“时”计数器应为 24 进制计数器，可实现一天24小时的计数。各计数器输出信号经译码显示到数字显示器上4.2.1.1 60 进制计数器“秒”和“分”的计数器都是 60 进制计数器，它由一级十进制计数器和一级六进制计数器级联而成，采用加法计数器，所以此电路中分和秒的计时都采用 74290 来进行设计。十进制计数器的复位是：个位触发器当 cp 输入端每输

19、入1个脉冲，他的十个触发器输出状态变化为“0000”-“0001”-“0010”-“0011”-“0100”-“0101”-“0110”-“0111”-“1000”-“1001”,当触发器输出状态为“1001”时，则输送一个脉冲给十位触发器，即此时十位触发器的输出状态为“0000”，而个位触发器重新置零，开始以上循环，每当个位触发器输送一次脉冲，十位触发器的输出状态变化为“0000”-“0001”-“0010”-“0011”-“0100”-“0110”，当个位输出状态为“1001”且十位输出状态为“0110”时，此时个位输出端qaqd为高电平“1”，十位输出端 qbqc均为高电平“1” 。将它

20、们相“与” （用两级“与非”门，保证复位信号为高电平）后，送到计数器的清除端 cr，使计数器复“0” ，从而实现 60 进制计数。图7 74290构成的六十进制计数器图7所示电路为74290构成的60进制计数器的仿真电路图，通过仿真验证，该电路实现了60进制计数器。4.2.1.2 24进制计数器24进制计数器的基本原理为：个位计数器的 cp 输入端每输入1个脉冲，计数器计1，当触发器输出状态为“1001”时，若再输入一个脉冲则个位计数器向十位计数器送1个计数脉冲，驱动十位计数器工作。当十位计数器的状态为“0010”即“2”，且个位计数器的状态计数到“0011”即“3”时，若再来一个外部脉冲cp

21、，十位计数器及个位计数器复位为零，实现“023”的24进制计数器的循环。在此采用个位计数器的“4”及十位计数器“2”的状态充当异步复位信号，即将个位计数器的“qbqc”与十位计数器的“qb”连接至个位计数器和十位计数器的异步复位端从而实现了 24 进制计数。由于本设计采用的为10进制计数器74160，其带有低电平有效的异步清零端，为此，复位信号必须通过与非门变为低电平后再连接至复位端。电路如图8所示。图8 74160构成24进制计数器 4.2.2 校时电路校时电路是数字时钟不可缺少的部分，每当数字时钟显示与实际时间不符时，需要根据标准时间进行校时。图9为校时电路，当正常计时时，秒进位脉冲和分进

22、位脉冲分别为高电平(1)，此时s1、s2断开，而校时脉冲为低电平(0),那么此时秒进位和分进位的电平都为高电平，此时时钟正常计时，就说时钟为高电平有效。当计时不正常时，那么就需要对时钟进行校时，则秒脉冲打到校时脉冲上，此时秒进位脉冲和分进位脉冲都为低电平(0)。当闭合s1断开s2，而此时进过与非门，使得输出秒进位为0而分进位为1，就是说分进位是高电平属于正常计时，而秒进位为低电平，此时就对分进行校时，通过改变校时脉冲的频率来改变计时，一般有向上计时和向下计时，为了简单，我们这里只设计向上计时，就是每给一次脉冲，校时部分时间就向上走时。当闭合s2断开s1时，同样的推理，此时秒进位为1，分进位为0

23、，那么秒进位就是正常计时，而对分进位进行校时，而分进位是走向时的，就是对时进行校时，校时分方法也是采用向上走时。图9 校时电路4.2.2 显示部分显示部分是对时间进行显示，通过译码器的译码，把时间显示到数码显示管上，由译码器和显示器两部分组成，这里译码器选择共阴译码器74ls48，显示器则用共阴数码管。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器

24、和显示译码器两大类。通用译码器又分为变量译码器和代码变换译码器。这里译码器选择共阴译码器74ls48，图10是共阴译码器74ls48的引脚排列图，其中a0、a1、a2、a3为bcd码输入端， a、b、c、d、e、f、g译码输出端，输出高电平“1有效，用来驱动共阴极led数码管。图10 共阴译码器74ls48的引脚排列图led数码管是目前最常用的数字显示器，他有共阴管和共阳管两种电路，其中共阴管和共阳管两种不同出线形式的引出脚功能图如图11。图11 led数码管共阴管和共阳管出线形式其中左边为共阴连接，靠高电平来驱动工作，右边为共阳连接，靠低电平来驱动。一个led数码管可用来显示一位0-9十进制

25、数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管有正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5v，每个发光二极管的点亮电流在510ma。 led数码管要显示bcd码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有驱动能力。在实际使用过程中，数码管各段必须使用限流电阻保护数码管不因电流过大而损坏。在此选择300欧姆电阻作为限流电阻使用。待添加的隐藏文字内容2图12为7448驱动共阴数码管的电路图，将计数器的输出连接到译码器的数据输入端，经仿真得出该译码器及显示电路符合要求。图12 译码显示电路仿真原理图4.2.3

26、存储部分存储部分主要由存储器ram2114组成。利用脉冲给其写入一个设置好的时间，当地址端与设置好的存储单元的地址码一致时，由ram2114读出存储信号，驱动扬声器工作。在此用一个发光二极管代替扬声器工作。ram2114 为 41k 的存储器，具有 10 位地址线，其存储单元为 2 的 10 次方，共有 1024 个单元，每单元有 4 位，可以输出 4 个不同的数据。现在对时间进行控制，一天24小时，其控制点为24*60=1440个，14401024，就不能用ram2114来实现存储，可以用两片ram2114来实现，但设计比较麻烦，这里不采用。一天有24小时，我们可以把24小时分为两个时段，每

27、一时段有12个小时，其控制点为12*60=720个，这个值小于1024，可以实现ram2114的存储功能，但是一天中相同的时间有两个，就可能出现我们需要8：00响铃，而下一时段的20：00也响铃的现象，为避免这种现象，就对ram2114进行设置，ram2114有四个i/o数据输入/输出端，可以控制四个数据的输入和输出，现在用一个i/o数据输入/输出端控制上一个时段的12个小时，用另一个i/o数据输入/输出端控制下一个时段的12个小时，就使得上下时段的控制分开，但是两个时段的相同时间都是控制同一个现象，则会产生信号干扰的问题，如何来解决这个问题？就将12小时的进位脉冲控制一个d触发器，用这个触发

28、器的q端和q非端分别控制两个二输入端的与非门，与非门的另一端分别接ram2114的另两个i/o数据输入/输出端，在把两个与非门的输出结果送给一或非门在输出结果，就得到一个控制输出信号输出，排除了信号的干扰。图13为ram2114存贮器功能验证图。图13 ram2114存贮器功能验证 由于ram2114在multisim里面没有实际模型，所以直接在实验室进行了功能验证，对其进行写的操作和读的操作进行说明，它如何实现对特定单元的读和写。当片选端为高电平（1）时，存储器即不写入也不读出数据，当片选端为低电平（0）时，存储器写入数据或者读出数据。计数器清0，使端先输入一个0，使得计数器处于计数工作方式，当片选端为低电平（0）时，使数据开关- 为1111状态，然后将读/写控制端先置0在置1,这时1111就写入到0000单元中，按动一次单次脉冲，计数器为0001，改变数据开关- 为11