(筆記)如何使用ModelSim作前仿真與後仿真(SOC)(QuartusII)(ModelSim)_第1页
(筆記)如何使用ModelSim作前仿真與後仿真(SOC)(QuartusII)(ModelSim)_第2页
(筆記)如何使用ModelSim作前仿真與後仿真(SOC)(QuartusII)(ModelSim)_第3页
(筆記)如何使用ModelSim作前仿真與後仿真(SOC)(QuartusII)(ModelSim)_第4页
(筆記)如何使用ModelSim作前仿真與後仿真(SOC)(QuartusII)(ModelSim)_第5页
已阅读5页,还剩14页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、Abstract本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真。Introduction使用環境:Quartus II 8.1 + ModelSim-Altera 6.3g由於FPGA可重複編程,所以不少開發人員就不寫testbench,直接使用Quartus II的programmer燒進開發板看結果,或者使用Quartus II自帶的Waveform Editor進行仿真,這種方式雖然可行,但僅適用於小project,若project越寫越大,Quartus II光做fitter就很耗時間,一整天下來都在作Quartus II編譯。比較建議的方式

2、,還是學ASIC那招:寫testbench先對每個module作前仿真,再對每個module作後仿真,最後再燒入FPGA測試。這種方式的優點是:1.testbench比waveform editor可更靈活的描述電路規格。2.testbench可使用Verilog的系統函數,如$display()、$fwrite().等。但要使用testbench作仿真,單獨Qaurtus II並無法做到,就得使用ModelSim了,這又牽涉到前仿真與後仿真。所謂的前仿真,就是Quartus II的Functional Simulation,不考慮電路的門延遲與線延遲,重點在觀察電路在理想環境下的行為與設計構

3、想是否一致1。由於沒經過fitter階段,所以模擬速度很快。前仿真結果正確,並不表示將來結果結果正確,但若前仿真結果不正確,則將來結果一定不正確。所謂的後仿真,就是Quartus II的Timing Simulation,考慮了電路的門延遲與線延遲,由於經過fitter階段,所以模擬結果最為精準。但fitter在Quartus II編譯需耗費很多時間,所以建議前仿真正確後,再考慮後仿真。使用Quartus II的waveform editor作前仿真與後仿真,我就不再多談,本文主要是談如何使用ModelSim-Altera作前仿與後仿。1.使用GUI的方式在ModelSim-Altera作前仿

4、真。2.使用DO macro在ModelSim-Altera作前仿真。3.使用Quartus II + ModelSim-Altera作後仿真。Counter.v / Verilog1/*2(C) OOMusou 2008 :/oomusou blogs 34Filename : Counter.v5Compiler : Quartus II 8.1 / ModelSim-Altera 6.3g6Description : simple counter7Release : 01/30/2009 1.08*/910timescale 1ns/100ps1112module Counter (13

5、 input CLK,14 input RST_N,15 output 3:0 CNT16);1718reg 3:0 cnt;19assign CNT = cnt;2021always(posedge CLK, negedge RST_N) begin22 if (!RST_N) 23 cnt = #54h0;24 else25 cnt New ProjectStep 2:Add Existing File將Counter.v與Counter_tb.v加入Step 3:Compile All選擇Counter.v或者Counter_tb.v,按滑鼠右鍵,選擇Compile-Compile Al

6、l,編譯所有Verilog code。編譯成功。Step 4:Simulate在Library tab選擇Counter_tb,按滑鼠右鍵,選Simulate。Simulate成功。Step 5:Add Signal to Wave將欲觀察的信號從Objects加入Wave,加入clk,rst_n與cnt。最後結果。Step 6:Run 300ns最後前仿結果。2.使用DO macro在ModelSim-Altera作前仿真ModelSim也提供macro的方式,以上所有的GUI操作,都可以使用TCL script描述。Step 1與Step 2與之前一樣。Step 3:Execute Mac

7、roCounter_wave.do / ModelSim Macro 1#compile2vlog Counter.v3vlog Counter_tb.v45#simulate6vsim Counter_tb78#probe signals9add wave *1011#300 ns12run300 ns最後前仿結果。3.使用Quartus II + ModelSim-Altera作後仿真Step 1:設定Quartus II使用ModelSim-Altera作後仿真Assignments - Settings - Category :EDA Tool Settings - Simulatio

8、n:Tool name:ModelSim-Altera選取Run gate-level simulation automatically after compilationFormat for output netlist:VerilogTime scale:1 ns Step 2:設定testbench 在同一頁的NativeLink settings選擇Compile test bench,按下TestBenches.加入Counter_tb.v。比較詭異的是,Test bench name、Top level module in test bench與Design instance na

9、me in test bench無法自己抓到,必須自己填。 Step 3:編譯與模擬 Processing - Start Compilation 完整程式碼下載Counter.7z Conclusion本文介紹了使用ModelSim作前仿真與後仿真,善用ModelSim,將可加快FPGA與SOPC的開發。See Also(原創) 如何使用ModelSim-Altera作電路模擬? (SOC) (Quartus II) (ModelSim)(原創) 如何解決在Quartus II無法使用ModelSim-Altera模擬的問題? (SOC) (Quartus II) (ModelSim)(原創) 如何做functional simulation? (SOC

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论