计算机组成原理题库-题库剖析

1、第 5 章题库1 某机字长 32 位，存储容量为 A0(1M-1)B0 1MB2 双端口存储器所以能高速进行读 / 写，是因为采用 A 高速芯片B 两套相互独立的读写电路件3 在下列几种存储器中， CPU可直接访问的是(A. 主存储器B. 磁盘C. 磁带D. 光盘4 在主存和 CPU之间增加 cache 存储器的目的是A. 增加内存容量C. 解决 CPU与内存之间的速度匹配问题1MB ，若按字编址，它的寻址范围是C0(256K-1)() 。D 0256KB)。C 流水技术D 新型器)。( ) 。B. 提高内存的可靠性D. 增加内存容量，同时加快存取速度5 SRAM 芯片，存储容量为 64K16

2、 位，该芯片的地址线和数据线数目为 ()。A 64，16B16，16C 64，8D 16，64。6 采用虚拟存贮器的主要目的是 ( ) 。A 扩大主存贮器的存贮空间，并能进行自动管理和调度B 提高主存贮器的存取速度C 提高外存贮器的存取速度D 扩大外存贮器的存贮空间7 双端口存储器在 ( ) 情况下会发生读 / 写冲突。A. 左端口与右端口的地址码不同B. 左、右端口的地址码相同C. 左、右端口的数据码相同D. 左、右端口的数据码不同8 计算机系统中的存贮器系统是指 () 。A RAM 存贮器 B ROM 存贮器 C 主存贮器D 主存贮器和外存贮器9 某计算机字长 32 位，其存储容量为 4M

3、B ，若按半字编址，它的寻址范围是 （ ） 。A 04MBB 02MBC 0(2M-1)D 0 (1M-1)10 某一 SRAM 芯片，采用地址线与数据线分离的方式，其容量为512 8 位，除电源和接地端外，该芯片引出线的最小数目应是 （）。A 23 B 25 C 50 D 1911 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最 高的是 （）。A DRAM B SRAM C FLASH ROMD EPROM12 计算机中的三级存储器结构指的是（ ）A 寄存器、 Cache 和辅存C Cache、主存和辅存B 寄存器、主存和辅存D 寄存器、 Cache 和辅存13

4、 在下列计算机的存储部件中， CPU 不能直接访问的是（ ）A 主存储器 B 辅助存储器 C 寄存器 D Cache14 存储器是计算机的记忆设备，它主要用来（ ）A 存放程序 B 存放数据 C 存放程序和数据 D 存放微程序15 计算机系统中，广义的存储系统包括：寄存器、高速缓存器、主存储器和外存储器，其 存取速度由高到低是（ ）A 寄存器、 Cache、主存储器、外存储器B Cache 、寄存器、主存储器、外存储器C 主存储器、寄存器、 Cache、外存储器D 外存储器、主存储器、 Cache、寄存器16 设有 1个 1M 16bit 的静态 RAM 芯片，该芯片引脚中地址线和数据线的数目

5、之和为 （ ） A 17 B 29C 36D 3217 用 1K 8位的存储芯片来组成 1M16 位的存储器，需要进行（ ）A 字扩展 B 位扩展 C 字扩展和位扩展 D 不需要扩展18 U 盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于（）A. 半导体存储器 B. 磁表面存储器 C. 磁芯存储器 D. 光盘存储器19 存储速度可由存取时间和存取周期来表示，两者的关系是（ ）A. 存取时间等于存取周期C. 存取时间大于存取周期20 动态 RAM 的刷新是以（A. 存储单元 B. 行B. 存取时间小于存取周期D. 无法判定）为单位进行的C. 列 D. 存储矩阵21 RAM 芯片字扩

6、展时可以A. 增加存储器字长C. 提高存储器的速度）B. 增加存储单元数量D. 降低存储器的平均价格22 某机器字长 16 位，内存按字节编址，地址从 A4000H 到 CBFFFH ，共有（）个字节A. 80KB. 96KC. 160KD.320K23 某机器字长 16 位，内存按字编址，地址从A. 80K B. 96K C. 160KA4000H 到 CBFFFH ，共有（D.320K）个字节24 容量为 64块的 Cache采用组相联方式映射，每 4 块为一组，若主存容量为 4096 块，则 主存区号（用于 Cache 是否命中的比较的位数）为（ ）位A. 6 B. 8 C. 12 D.

7、 以上都不是25 容量为 64块的 Cache采用直接映射，若主存容量为 4096 块，则主存区号（用于 Cache 是否命中的比较的位数）为（ ）位A. 6B. 8C. 12D. 以上都不是26 容量为 64块的 Cache采用全相联，若主存容量为 4096 块，则主存区号（用于 Cache是 否命中的比较的位数）为（ ）位A. 6B. 8C. 12D. 以上都不是27 若内存按字节编址，用存储容量为 32K 8 比特的存储器芯片构成地址编号A0000H 至DFFFFH 的内存空间，则至少需要（ ）片内存芯片A. 4 B. 6 C. 8 D. 1028 若内存地址区间为 4000H-43FF

8、H ，每个存储单元可存储 16 位二进制数， 该内存区域由 4 片相同容量的存储器芯片通过字扩展构成，则该存储芯片的规格为（ ）A. 512 16bitB. 256 8bitC. 256 16bitD. 1024 8bit29 若内存地址区间为 4000H-43FFH ，按字节编址，该内存区域由 4 片相同容量的存储器芯 片通过字扩展构成，则该存储芯片的规格为（ ）A. 512 16bitB. 256 8bitC. 256 16bitD. 1024 8bit30 Cache 用于存放主存数据的部分拷贝， 存储单元地址与 Cache 单元地址之间的转换方式由 （ ）完成A. 硬件 B. 软件 C

9、. 用户 D. 程序员二、 理解计算题1、提高 CPU 和内存的传送速度可用哪几种途经？2 某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号），CPU 地址线 16 根，数 据线 8 根，读写控制 R/W（R/W=1 为读控制， R/W=0 为写控制 ）。每个 RAM 芯片有 2 个控制 端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用 顺序存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述顺序存储相比交叉存储的优 劣势。3 某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号），CP

10、U 地址线 16 根，数 据线 8 根，读写控制 R/W（R/W=1 为读控制， R/W=0 为写控制 ）。每个 RAM 芯片有 2 个控制 端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用 交叉存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述交叉存储相比顺序存储的优 劣势。4、某动态内存具有 1024 个记忆单元（ 32 32 的存储矩阵）的存储芯片进行刷新，刷新是 按行进行的，要求每行在 2ms 以内必须刷新一次，内存的存取周期为500ns（0.5 s），画出三种内存刷新方式的示意图，并比较各自特点。5、某机器采用模 4 交叉存储

11、，今执行一小段循环程序 （ 每条都是访问内存型指令，如 MOV 11h,R1 等 ），此程序放在存储器的连续地址单元中,且首地址为 0000H 。假设每条指令的执行时间相等（无流水线） ，均为 TE，访问内存的时间由写地址时间和内存读写时间组成，写 地址的时间是 TA，内存数据读写到总线上的时间是TD，译码器译码时间忽略，计算下面两种情况程序执行时间（用 TE、 TA 、T D表达）。（ 1）循环程序由 5 条指令组成，重复执行 80 次。（ 2）循环程序由 8 条指令组成，重复执行 50 次。（ 3）若 TE=TA=TD=1CPU 周期，程序（ 2）相比程序（ 1）减少多少 CPU 周期。6

12、 若 FPM（ 快速页模式 ）RAM 具有相同的 RAS （行地址选择）和 CAS（列地址选择）时间， 均为 2T，内存数据数据传输时间为 4T，内存规格为 20481024 8Bit，若从首地址开始， 连续访问 100KB 数据，计算 FPM 内存的完成时间（只需写出表达式，不要求计算结果） 。7 若 CDRAM （带缓存的 RAM ）具有相同的 RAS （行地址选择）和 CAS （列地址选择） 时间，均为 2T ，Cache 容量为 10248Bit ，内存规格为 204810248Bit ，内存数据传输 时间为 4T， Cache数据传输时间为 1T ，Cache 数据块传输时间为 50

13、T，若从首地址开始， 连续访问 1MB 数据，计算 CDRAM 内存的完成时间（只需写出表达式，不要求计算结果） 。8 假定由若干个 2K8 位的芯片按顺序存储组成 8K 16位存储器，则地址为 0A2FH 所在 芯片的寻址范围是？9 设 cache 有 1、2、 3、4 共 4 个块， a、b、c、d 等为主存中的块 ,访问顺序依次如下： a、 b、 c、d、b、b、c、c、d、d、a ,下次若要再访问 e块。简述采用 LFU 和LRU 算法的策略和实 现方法，并给出两种方法的具体替换过程和替换的结果。10 CPU 执行一段程序时， cache完成存取的次数为 1900 次，主存完成存取的次

14、数为 100 次， 已知 cache 存取周期为 50ns，主存存取周期为 250ns，求 cache/主存系统的命中率、平均访 问时间和效率。第 5 章题库答案1 C, 一个字 4B， 1MB/4B=256K2 B3. A4 C5 B6 A7 B8 D9 C10 D, 512个地址单元需要 9根地址线， 8位数据需要 8根数据线，另外再加上芯片片选线和 读写控制线，共 19 根。11 B12 C13 B14 C15 A16 C17 C18 A19 B20 B21 B22 C, 按 字 节 编 址 ， 因 此 一 个 地 址 为 1 个 字 节 ， 由 地 址 范 围 可 计 算 出 共 有

15、CBFFFH-A4000H+1=28000H=2*164+8*163=2*216+8*212=(2*26+8*22)*210=160K23 D ，因为按字编址，一个地址为 2 个字节，因此为 160K 2=320K24 B，组相联，由于 4块一组，共有 64/4=16组，则主存块数 /16组后的块数地址用于比较， 有 4096/16=212/24=28 ，故需要 8 位25 A，直接映射，则主存块数 /Cache 块数后的块地址用于比较， 4096/64=26 ，故 6 位26 C，全相联，则主存块数直接比较， 4096=212 ，故 12 位27 C 有效地址计算： DFFFF-A0000+

16、1=40000H=4*164=4*216=218=28*210=256K ，则 需要片数 =256K*8bit( 字节编址 )/(32K*8bit)=828 C， 有效地址： 43FFH-4000H+1=400H=4*162=4*28=210=1K ； 则每片 的地址 为 1K/4=256 ， 由于每个地址存 16 位数据，故 256*16bit29 B, 按字节编址30 A二、理解计算题1、提高 CPU 和内存的传送速度可用哪几种途经？1.提高工艺，提升内存颗粒本身的性能，缩短存储器的读写时间2. 加长存储器的字长（位扩展）3. 采用空间并行技术，即采用并行操作的双端口存储器4. 采用时间并

17、行技术，即采用多模块交叉存储器（流水线技术）；5. 在 CPU 和内存之间，加入高速缓冲存储器（cache 技术）；6. 快速页模式，加入页概念，同页内的操作不用更新地址，减少地址传输次数。2 某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号），CPU 地址线 16 根，数 据线 8 根，读写控制 R/W（R/W=1 为读控制， R/W=0 为写控制 ）。每个 RAM 芯片有 2 个控制 端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用 顺序存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述顺序存储相比交叉存

18、储的优 劣势。顺序存储顺序存储劣势：根据程序局部性原理，对连续地址的内存访问，顺序存储集中在一片 RAM 上工作，由于 RAM 存储相对 CPU 要慢，不利于流水线并行处理，而交叉存储对于连续地 址的内存访问，分到不同的 RAM 块上，使得各 RAM 能并行工作，易于流水线操作，从而 在整体上提高了内存访问性能。 顺序存储优势：内存扩展相比交叉存储要容易；期中一块内存损坏，不影响其它内存工作。3、某机器中，配有四个 16K 8bit 的 RAM 芯片（编号 1 号到 4号），CPU地址线 16根，数 据线 8 根，读写控制 R/W（R/W=1 为读控制， R/W=0 为写控制 ）。每个 RAM

19、 芯片有 2 个控制 端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用 交叉存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述交叉存储相比顺序存储的优 劣势。交叉存储交叉存储优势： 根据程序局部性原理， 对连续地址的内存访问， 交叉存储时连续数据分布在 不同的存储模块上，有利于流水线并行工作，相比顺序存储，可获取更高的带宽。交叉存储劣势： 拓扑结构事先固定， 内存扩展相比顺序存储要难； 其中一块内存损坏， 会影 响存储的连续性。4、某动态内存具有 1024 个记忆单元（ 32 32 的存储矩阵）的存储芯片进行刷新，刷新是 按行进行的，要

20、求每行在 2ms 以内必须刷新一次，内存的存取周期为500ns（0.5 s），画出三种内存刷新方式的示意图，并比较各自特点。刷新03968 个周期（ 1984 s）39673968399932个周期（ 16 s）读写操作刷新间隔（ 2 ms）集中刷新集中刷新缺点： 在集中刷新期间必须停止读写， 这一段时间称为 “死区 ”，而且存储容量越大， 死区就越长。周期 31周期0 周期 1读写 刷新 读写 刷新刷新间隔（ 32 s）分散刷新 分散刷新：这种刷新方式增加了系统的存取周期，如存储芯片的存取周期为 0.5 s，则系统 的存取周期应为 1 s。即牺牲了内存性能。 没有充分利用 2ms只需刷新一次

21、， 在 2ms内过多 刷新。读写刷新读写 刷新 读写 刷新62s0.5 s62.5 s62.5 s刷新间隔（ 2 ms）异步刷新异步刷新：异步刷新方式虽然也有死区，但比集中刷新方式的死区小得多，仅为0.5 s。这样可以避免使 CPU 连续等待过长的时间，而且减少了没必要的刷新次数，是比较实用的一 种刷新方式。5、某机器采用模 4 交叉存储，今执行一小段循环程序，此程序放在存储器的连续地址单元 中,且首地址为 0000H 。假设每条指令的执行时间相等（无流水线） ，均为 TE，访问内存的时 间由写地址时间和内存读写时间组成，写地址的时间是T A，内存数据读写到总线上的时间是 TD，译码器译码时间

22、忽略，计算下面两种情况程序执行时间（用TE、TA、TD 表达）。（ 1）循环程序由 5 条指令组成，重复执行 80 次。（ 2）循环程序由 8 条指令组成，重复执行 50 次。（ 3）若 TE=TA=TD=1CPU 周期，程序（ 2）相比程序（ 1）减少多少 CPU 周期。（1）5 条指令需取 2 次地址，总共运行时间： （2TA+5TD+5TE）80=400（TD+TE）+160T A（2）8 条指令需取 2 次地址，总共运行时间： （2TA+8TD+8TE）50=400（TD+TE）+100T A 程序（ 2）比程序（ 1）减少了 60个 CPU周期6. 换页次数： 100K/1024=100换页时间： 2T 100=200T页内访问时间： 2T（列地址） +4T （访问周期） =6T总共时间： 200T+6T 100K7. 换页次数： 1M/1024=1K换页时间： 2T 1K=2KT装入 Cache 时间： 50T1K=50KT总共时间： 2KT+50KT+ （2T+1