实验一 TTL与非门逻辑功能及主要参数的测试

1、黄河科技学院系列教材（讲义） 数字电路基础实验指导数字电路基础实验指导 主编：主编： 董雪峰董雪峰 编委：编委： 董雪峰董雪峰 蔡晓艳蔡晓艳 王丽霞王丽霞 李小亮李小亮 黄河科技学院电子技术实验实训中心黄河科技学院电子技术实验实训中心 二二七年十二月七年十二月 前前 言言 数字电路基础实验指导数字电路基础实验指导自自 20072007 年出版以来，在我校各类层次的专业中进行了使年出版以来，在我校各类层次的专业中进行了使 用，得到了广大读者的关心和支持，提出了许多宝贵的意见。随着电子技术的飞速发展和用，得到了广大读者的关心和支持，提出了许多宝贵的意见。随着电子技术的飞速发展和 我校教改的进一步深

2、入，原教材中的部分内容有的显得陈旧，有的已不能满足我校专业建我校教改的进一步深入，原教材中的部分内容有的显得陈旧，有的已不能满足我校专业建 设的需要，需做必要的调整和改进。因此，在初版的基础上进行了修订，以便更好地适应设的需要，需做必要的调整和改进。因此，在初版的基础上进行了修订，以便更好地适应 我校的电子类专业建设和培养应用型人才的需要。我校的电子类专业建设和培养应用型人才的需要。 首先，在本修订教材中删除了原教材中部分类似的实验项目，精简了部分实验项目的首先，在本修订教材中删除了原教材中部分类似的实验项目，精简了部分实验项目的 实验内容，使实验项目和实验内容更能体现对学生工程实践能力的训练

3、。实验内容，使实验项目和实验内容更能体现对学生工程实践能力的训练。 其次，在本教材中增加了一些能体现数字电路设计思想的实验项目，使该实验教材结其次，在本教材中增加了一些能体现数字电路设计思想的实验项目，使该实验教材结 构更加趋于完整。学生在完成该实验教材的相关实验项目后，不仅可以使其所学的构更加趋于完整。学生在完成该实验教材的相关实验项目后，不仅可以使其所学的数字数字 电子技术基础电子技术基础课程的理论知识更加巩固，而且能为进一步开展数字电路课程设计打下坚课程的理论知识更加巩固，而且能为进一步开展数字电路课程设计打下坚 实的基础。在本教材中选用的综合、设计性实验具有设计思路清晰、易于实现的特点

4、，突实的基础。在本教材中选用的综合、设计性实验具有设计思路清晰、易于实现的特点，突 出地体现了对学生进行数字电路工程设计思想和能力的训练。出地体现了对学生进行数字电路工程设计思想和能力的训练。 最后，在修订过程中，力求内容简明扼要，深入浅出，便于自学。在教材的附录中介最后，在修订过程中，力求内容简明扼要，深入浅出，便于自学。在教材的附录中介 绍了一些常用电子元器件和集成电路使用的基本知识以及集成电路汇编，为学生开展自学绍了一些常用电子元器件和集成电路使用的基本知识以及集成电路汇编，为学生开展自学 和进行课程设计以及毕业设计提供参考。和进行课程设计以及毕业设计提供参考。 本书的修订工作由董雪峰、

5、蔡晓艳等同志完成。在修订过程中，得到了电子教研室吴本书的修订工作由董雪峰、蔡晓艳等同志完成。在修订过程中，得到了电子教研室吴 显鼎教授，实验教学中心蒋华勤主任，教务科研处张宝海处长的大力支持和帮助，在此深显鼎教授，实验教学中心蒋华勤主任，教务科研处张宝海处长的大力支持和帮助，在此深 表谢意。表谢意。 由于编者水平有限，书中难免有一些不妥之处，恳请读者批评指正，帮助我们不断改由于编者水平有限，书中难免有一些不妥之处，恳请读者批评指正，帮助我们不断改 进。进。 编者编者 20082008 年年 2 2 月月 目目 录录 实验一实验一 ttlttl 与非门逻辑功能及主要参数的测试与非门逻辑功能及主要

6、参数的测试 .1 实验二实验二 组合逻辑电路的设计与测试组合逻辑电路的设计与测试 .8 实验三实验三 编码器、译码器及其逻辑功能测试编码器、译码器及其逻辑功能测试 .11 实验四实验四 多路信号的传输多路信号的传输 .16 实验五实验五 触发器及其功能测触发器及其功能测 .22 实验六实验六移位寄存器及其应用移位寄存器及其应用 .28 实验七实验七计数器、译码器、显示综合应用计数器、译码器、显示综合应用 .33 实验八实验八 555555 时基电路的应用时基电路的应用 .41 实验九实验九 集成集成 a/da/d 转换器转换器 .48 实验十实验十 智力竞赛抢答装置智力竞赛抢答装置 .52 实

7、验十一实验十一 数字秒表的设计数字秒表的设计 .54 实验十二实验十二 2 1 3直流数字电压表设计直流数字电压表设计 .58 实验十三实验十三 数字模拟拔河游戏电路设计数字模拟拔河游戏电路设计 .6 附录附录 附录一附录一 电阻和电容电阻和电容 .69 附录二附录二 集成电路的基本知识集成电路的基本知识 .75 附录三附录三 部分常用部分常用 ttlttl 集成电路汇编集成电路汇编 .78 实验一ttl 与非门逻辑功能及 主要参数的测试 一、实验目的 1 1、掌握、掌握 ttlttl 集成与非门的逻辑功能和主要参数的测试方法集成与非门的逻辑功能和主要参数的测试方法 2 2、掌握、掌握 ttl

8、ttl 器件的使用规则器件的使用规则 3 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法、进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理 本本实实验验采采用用四四输输入入双双与与非非门门 7 74 4l ls s2 20 0，即即在在一一块块集集成成块块内内含含有有两两个个互互相相独独立立的的与与非非门门，每每 个个与与非非门门有有四四个个输输入入端端。其其逻逻辑辑框框图图、符符号号及及引引脚脚排排列列如如图图 1 11 1( (a a) )、( (b b) )、( (c c) )所所示示。 (b)(b) (a)(a) (c)(c) 图图 1 11 1 74ls2

9、074ls20 逻辑框图、逻辑符号及引脚排列逻辑框图、逻辑符号及引脚排列 1 1、与非门的逻辑功能、与非门的逻辑功能 与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平； 只有当输入端全部为高电平时，输出端才是低电平（即有只有当输入端全部为高电平时，输出端才是低电平（即有“0”“0”得得“1”“1” ，全，全“1”“1”得得“0”“0” 。 ） 其逻辑表达式为其逻辑表达式为 y y 2 2、ttlttl 与非门的主要参数与非门的主要参数 (1)(1)低电平输出电源电流低电平输出电源电流 i iccl

10、 ccl和高电平输出电源电流 和高电平输出电源电流 i icch cch 与非门处于不同的工作状态，电源提供的电流是不同的。与非门处于不同的工作状态，电源提供的电流是不同的。i iccl ccl是指所有输 是指所有输入入端端悬悬空空， 输输出出端端空空载载时时，电电源源提提供供器器件件的的电电流流。i ic cc ch h是是指指输输出出端端空空截截，每每个个门门各各有有一一个个以以上上的的输输 入入端端接接地地，其其余余输输入入端端悬悬空空，电电源源提提供供给给器器件件的的电电流流。通通常常 i ic cc cl li ic cc ch h，它它们们的的大大小小标标志志 着着器器件件静静态态

11、功功耗耗的的大大小小。 器器件件的的最最大大功功耗耗为为 p pc cc cl lv vcc cci icclccl。手册中提供的电源电流和功 。手册中提供的电源电流和功 耗值是指整个器件总的电源电流和总的功耗。耗值是指整个器件总的电源电流和总的功耗。i iccl ccl和 和 i icch cch测试电路如图 测试电路如图 1 12(a)2(a)、(b)(b)所示。所示。 注注意意 ：t tt tl l 电电路路对对电电源源电电压压要要求求较较严严，电电源源电电压压v vc cc c只只允允许许在在5 5v v1 10 0的范围内工的范围内工 作，超过作，超过 5.5v5.5v 将损坏器件；

12、低于将损坏器件；低于 4.5v4.5v 器件的逻辑功能将不正常。器件的逻辑功能将不正常。 (a)(a) (b)(b) (c)(c) (d)(d) 图图 1 12 2 ttlttl 与非门静态参数测试电路图与非门静态参数测试电路图 (2)(2)低电平输入电流低电平输入电流 i iil il和高电平输入电流 和高电平输入电流 i iih ih。 。i iil il是指被测输入端接地，其余输入端 是指被测输入端接地，其余输入端 悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，i iil il相当于前级门 相当于前级门 输出低

13、电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直 接影响前级门电路带负载的个数，因此希望接影响前级门电路带负载的个数，因此希望 i iil il小些。 小些。 i iih ih是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的 是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的 电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小 关系到前级门的拉电流

14、负载能力，希望关系到前级门的拉电流负载能力，希望 i iih ih小些。由于 小些。由于 i iih ih较小，难以测量，一般免于测 较小，难以测量，一般免于测 试。试。i iil il与 与 i iih ih的测试电路如图 的测试电路如图 1 12(c)2(c)、(d)(d)所示。所示。 (3)(3)扇出系数扇出系数 n no o 扇出系数扇出系数 n no o是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数， ttlttl 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，与非门有两种不同性质的负载，即灌电流

15、负载和拉电流负载，因因此此有有两两种种扇扇出出系系数数， 即即低低电电平平扇扇出出系系数数 n no ol l和和高高电电平平扇扇出出系系数数 n no oh h。通通常常 i ii ih hi iil il，则 ，则 n noh oh n nol ol，故常以 ，故常以 n nol ol 作为门的扇出系数。作为门的扇出系数。 n nol ol的测试电路如图 的测试电路如图 1 13 3 所示，门的输入端全部悬空，输出端接灌电流负载所示，门的输入端全部悬空，输出端接灌电流负载 r rl l，调，调 节节 r rl l使使 i iol ol增大， 增大，v vol ol随之增高，当 随之增高，当

16、 v vol ol达到 达到 v volm olm（手册中规定低电平规范值 （手册中规定低电平规范值 0.4v0.4v）时的）时的 i iol ol就是允许灌入的最大负载电流，则 就是允许灌入的最大负载电流，则 通常通常 n nol ol8 8 (4)(4)电压传输特性电压传输特性 门的输出电压门的输出电压 v vo o随输入电压随输入电压 v vi i而变化的曲线而变化的曲线 v vo of(vf(vi i) ) 称为门的电压传输特性，通称为门的电压传输特性，通 过它可读得门电路的一些重要参数，如输出高电平过它可读得门电路的一些重要参数，如输出高电平 v voh oh、输出低电平 、输出低电

17、平 v vol ol、关门电平 、关门电平 v voff off、 、 开门电平开门电平 v von on、阈值电平 、阈值电平 v vt t 及抗干扰容限及抗干扰容限 v vnl nl、 、v vnh nh等值。测试电路如图 等值。测试电路如图 1 14 4 所示，采用所示，采用 逐点测试法，即调节逐点测试法，即调节 r rw w，逐点测得，逐点测得 v vi i及及 v vo o，然后绘成曲线。，然后绘成曲线。 图图 1 13 3 扇出系数试测电路扇出系数试测电路 图图 1 14 4 传输特性测试电路传输特性测试电路 (5)(5)平均传输延迟时间平均传输延迟时间 t tpd pd t tp

18、d pd是衡量门电路开关速度的参数，它是指输出波形边沿的 是衡量门电路开关速度的参数，它是指输出波形边沿的 0.5v0.5vm m至输入波形对应边至输入波形对应边 沿沿 0.5v0.5vm m点的时间间隔，如图点的时间间隔，如图 1 15 5 所示。所示。 (a)(a) 传输延迟特性传输延迟特性 (b)(b) t tpd pd的测试电路 的测试电路 图图 1 15 5 il ol ol i i n 图图 1 15(a)5(a)中的中的 t tpdl pdl为导通延迟时间， 为导通延迟时间，t tpdh pdh为截止延迟时间，平均传输延迟时间为 为截止延迟时间，平均传输延迟时间为 1 () 2

19、pdpdlpdhttt t tpd pd的测试电路如图 的测试电路如图 1 15(b)5(b)所示，由于所示，由于 ttlttl 门电路的延迟时间较小，直接测量时对门电路的延迟时间较小，直接测量时对 信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器 的振荡周期的振荡周期 t t 来求得。来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的其工作原理是：假设电路在接通电源后某一瞬间，电路中的 a a 点点 为逻辑为逻辑“1”“1” ，经过三级门的延迟后，使，经过三级门的延迟后，使

20、 a a 点由原来的逻辑点由原来的逻辑“1”“1”变为逻辑变为逻辑“0”“0” ；再经过三；再经过三 级门的延迟后，级门的延迟后，a a 点电平又重新回到逻辑点电平又重新回到逻辑“1”“1” 。电路中其它各点电平也跟随变化。说明使。电路中其它各点电平也跟随变化。说明使 a a 点发生一个周期的振荡，必须经过点发生一个周期的振荡，必须经过 6 6 级门的延迟时间。因此平均传输延迟时间为级门的延迟时间。因此平均传输延迟时间为 ，ttlttl 电路的电路的 t tpd pd一般在 一般在 10ns10ns40ns40ns 之间。之间。 74ls2074ls20 主要电参数规范如表主要电参数规范如表

21、1 11 1 所示所示 表表 1 11 1 参数名称和符号参数名称和符号规范值规范值单位单位测测 试试 条条 件件 通导电源电流通导电源电流 i iccl ccl 1414 mama v vcc cc 5v5v，输入端悬空，输出端空载，输入端悬空，输出端空载 截止电源电流截止电源电流 i icch cch 7 7 mama v vcc cc 5v5v，输入端接地，输出端空载，输入端接地，输出端空载 低电平输入电流低电平输入电流 i iil il 1.41.4mama v vcc cc 5v5v，被测输入端接地，其他输入，被测输入端接地，其他输入 端悬空，输出端空载端悬空，输出端空载 5050

22、aa v vcc cc 5v5v，被测输入端，被测输入端 v vin in 2.4v2.4v，其他，其他 输入端接地，输出端空载。输入端接地，输出端空载。 高电平输入电流高电平输入电流 i iih ih 1 1 mama v vcc cc 5v5v，被测输入端，被测输入端 v vin in 5v5v，其他输，其他输 入端接地，输出端空载。入端接地，输出端空载。 输出高电平输出高电平 v voh oh 3.43.4v v v vcc cc 5v5v，被测输入端，被测输入端 v vin in 0.8v0.8v，其他，其他 输入端悬空，输入端悬空，i ioh oh 400a400a。 输出低电平输出

23、低电平 v vol ol 0.30.3 v v v vcc cc 5v5v，输入端，输入端 v vin in 2.0v2.0v， i iol ol 12.8ma12.8ma。 直直 流流 参参 数数 扇出系数扇出系数 n no o 4 48 8 v v 同同 v voh oh和 和 v vol ol 交交 流流 参参 数数 平均传输延迟时间平均传输延迟时间 t tpd pd 2020nsns v vcc cc 5v5v，被测输入端输入信号：，被测输入端输入信号： v vin in 3.0v3.0v，f f2mhz2mhz。 6 t tpd 三、实验设备与器件 1 1、+5v+5v 直流电源直流

24、电源 2 2、逻辑电平开关、逻辑电平开关 3 3、逻辑电平显示器、逻辑电平显示器 4 4、直流数字电压表、直流数字电压表 5 5、直流毫安表、直流毫安表 6 6、直流微安表、直流微安表 7 7、74ls20274ls202、1k1k、10k10k 电位器，电位器，200200 电阻器电阻器(0.5w)(0.5w) 四、实验内容 在合适的位置选取一个在合适的位置选取一个 14p14p 插座，按定位标记插好插座，按定位标记插好 74ls2074ls20 集成块。集成块。 1 1、验证、验证 ttlttl 集成与非门集成与非门 74ls2074ls20 的逻辑功能的逻辑功能 按图按图 1 16 6

25、接线，门的四个输入端接逻辑开关输出插口，以提供接线，门的四个输入端接逻辑开关输出插口，以提供“0”“0”与与“1”“1”电平信电平信 号，开关向上，输出逻辑号，开关向上，输出逻辑“1”“1” ，向下，向下 为逻辑为逻辑“0”“0” 。门的输出端接由。门的输出端接由 ledled 发发 光二极管组成的逻辑电平显示器（又光二极管组成的逻辑电平显示器（又 称称 0 01 1 指示器）的显示插口，指示器）的显示插口，ledled 亮亮 为逻辑为逻辑“1”“1” ， 不亮为逻辑不亮为逻辑“0”“0” 。按表。按表 1 12 2 的真值表逐个测试集成块中两个的真值表逐个测试集成块中两个 与非门的逻辑功能。

26、与非门的逻辑功能。74ls2074ls20 有有 4 4 个输个输 入端，有入端，有 1616 个最小项，在实际测试时，个最小项，在实际测试时， 只要通过对输入只要通过对输入 11111111、01110111、10111011、11011101、11101110 五项五项 进行检测就可判断其逻辑功能是否正常。进行检测就可判断其逻辑功能是否正常。 图图 1-61-6 与非门逻辑功能测试电路与非门逻辑功能测试电路 输入输 出 anbncndny1y2 1111 0111 1011 1101 1110 表表 1 12 2 2 2、74ls2074ls20 主要参数的测试主要参数的测试 ( (1 1

27、) )分分别别按按图图 1 12 2、1 13 3、1 15 5( (b b) )接接线线并并进进行行测测试试，将将测测试试结结果果记记入入表表 1 13 3 中。中。 表表 1 13 3 (2)(2)接图接图 1 14 4 接线，调节电位器接线，调节电位器 r rw w，使，使 v vi i从从 ovov 向高电平变化，逐点测量向高电平变化，逐点测量 v vi i和和 v vo o的的 对应值，记入表对应值，记入表 1 14 4 中。中。 表表 1 14 4 v vi i(v)(v)0 00.20.20.40.40.60.60.80.81.01.01.51.52.02.02.52.53.03

28、.03.53.54.04.0 v vo o(v)(v) 五、实验报告 1 1、记录、整理实验结果，并对结果进行分析。、记录、整理实验结果，并对结果进行分析。 2 2、画出实测的电压传输特性曲线，并从中读出各有关参数值。、画出实测的电压传输特性曲线，并从中读出各有关参数值。 六、集成电路芯片简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 1 11 1 所所 示。识别方法是：正对集成电路型号（如示。识别方法是：正对集成电路型号（如 74ls2074ls20）或看标记（左边的缺口或小圆点标记）或看标记（左边的

29、缺口或小圆点标记） ， 从左下角开始按逆时针方向以从左下角开始按逆时针方向以 1 1，2 2，3 3，依次排列到最后一脚（在左上角）依次排列到最后一脚（在左上角） 。在标准形。在标准形 ttlttl 集成电路中，电源端集成电路中，电源端 v vcc cc一般排在左上端，接地端 一般排在左上端，接地端 gndgnd 一般排在右下端。如一般排在右下端。如 74ls2074ls20 为为 1414 脚芯片，脚芯片，1414 脚为脚为 v vcc cc， ，7 7 脚为脚为 gndgnd。若集成芯片引脚上的功能标号为。若集成芯片引脚上的功能标号为 ncnc，则表示该引脚，则表示该引脚 为空脚，与内部电

30、路不连接。为空脚，与内部电路不连接。 七、ttl 集成电路使用规则 1 1、接插集成块时，要认清定位标记，不得插反。、接插集成块时，要认清定位标记，不得插反。 2 2、电电源源电电压压使使用用范范围围为为 4 4. .5 5v v5 5. .5 5v v之之间间，实实验验中中要要求求使使用用v vc cc c5 5v v。电源极性绝。电源极性绝 对不允许接错。对不允许接错。 i iccl ccl (ma)(ma) i icch cch (ma)(ma) i iil il (ma)(ma) i iol ol (ma)(ma) o l o i l i n i t tpdpd = = t/6t/6

31、(ns)(ns) 3 3、闲置输入端处理方法、闲置输入端处理方法 (1)(1) 悬空，相当于正逻辑悬空，相当于正逻辑“1”“1” ，对于一般小规模集成电路的数据输入端，实验时允许，对于一般小规模集成电路的数据输入端，实验时允许 悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端， 中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求 接入电路，不允许悬空。接入电路，不允许悬空。 (2)

32、(2) 直接接电源电压直接接电源电压 v vcc cc（也可以串入一只 （也可以串入一只 1 110k10k 的固定电阻）或接至某一固定电的固定电阻）或接至某一固定电 压压( (2.4v4.5v)2.4v4.5v)的电源上，的电源上， 或与输入端为接地的多余与非门的输出端相接。或与输入端为接地的多余与非门的输出端相接。 (3)(3) 若前级驱动能力允许，可以与使用的输入端并联。若前级驱动能力允许，可以与使用的输入端并联。 4 4、输输入入端端通通过过电电阻阻接接地地，电电阻阻值值的的大大小小将将直直接接影影响响电电路路所所处处的的状状态态。当当 r r680680 时，输入端相当于逻辑时，输入

33、端相当于逻辑“0”“0” ；当；当 r4.7r4.7 kk 时，输入端相当于逻辑时，输入端相当于逻辑“1”“1” 。对于不同系列。对于不同系列 的器件，要求的阻值不同。的器件，要求的阻值不同。 5 5、输出端不允许并联使用（集电极开路门、输出端不允许并联使用（集电极开路门(oc)(oc)和三态输出门电路和三态输出门电路(3s)(3s)除外）除外） 。否则不。否则不 仅会使电路逻辑功能混乱，并会导致器件损坏。仅会使电路逻辑功能混乱，并会导致器件损坏。 6 6、输出端不允许直接接地或直接接、输出端不允许直接接地或直接接5v5v 电源，否则将损坏器件，有时为电源，否则将损坏器件，有时为了了使使后后级

34、级电电 路路获获得得较较高高的的输输出出电电平平，允允许许输输出出端端通通过过电电阻阻 r r 接接至至 v vc cc c，一一般般取取 r r3 35.15.1 kk。 实验二 组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法掌握组合逻辑电路的设计与测试方法 二、实验原理 1 1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的 一般步骤如图一般步骤如图 2 21 1 所示。所示。 图图 2 21 1 组合逻辑电路设计流程图组合逻辑电路设计流程图 根据设计任务的要求建立输入

35、、输出变量，并列出真值表。然后用逻辑代数或卡诺根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺 图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简根据简 化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的 正确性。正确性。 2 2、 组合逻辑电路设计举例组合逻辑电路设计举例 用用“与非与非”门设计一个表决电路。当四个输入端中有三个或四个为门设计一个表决电路。当四个输入端

36、中有三个或四个为“1”“1”时，输出端时，输出端 才为才为“1”“1” 。 设设计计步步骤骤：根根据据题题意意列列出出真真值值表表如如表表2 21 1 所所示示，再再填填入入卡卡诺诺图图表表2 22 2 中。中。 表表 2 21 1 d d0 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 1 a a0 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 1 b b0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1 c c0 01 10 01 10 01 10 01 1

37、0 01 10 01 10 01 10 01 1 z z0 00 00 00 00 00 00 01 10 00 00 01 10 01 11 11 1 表表 2 22 2 dada0000010111111010 bcbc 0000 01011 1 11111 11 11 1 10101 1 由卡诺图得出逻辑表达式，并演化成由卡诺图得出逻辑表达式，并演化成“与非与非”的形式的形式 z zabcabcbcdbcdacdacdabdabd abcacdbcdabc 根据逻辑表达式画出用根据逻辑表达式画出用“与非门与非门”构成的逻辑电路如图构成的逻辑电路如图 2 22 2 所示。所示。 图图 2

38、22 2 表决电路逻辑图表决电路逻辑图 用实验验证逻辑功能用实验验证逻辑功能 在实验装置适当位置选定三个在实验装置适当位置选定三个 14p14p 插座，按照集成块定位标记插好集成块插座，按照集成块定位标记插好集成块 cc4012cc4012。 按图按图 2 22 2 接线，输入端接线，输入端 a a、b b、c c、d d 接至逻辑开关输出插口，输出端接至逻辑开关输出插口，输出端 z z 接逻辑电平接逻辑电平 显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻 辑功能，与表辑功能，与表 2

39、 21 1 进行比较，验证所设计的逻辑电路是否符合要求。进行比较，验证所设计的逻辑电路是否符合要求。 三、实验设备与器件 1 1、 5v5v 直流电源直流电源 2 2、 逻辑电平开关逻辑电平开关 3 3、 逻辑电平显示器逻辑电平显示器 4 4、 直流数字电压表直流数字电压表 5 5、 cc40112cc40112（74ls0074ls00） cc40123cc40123（74ls2074ls20） cc4030cc4030（74ls8674ls86） cc4081cc4081（74ls0874ls08） 四、实验内容 1 1、设计用与非门及用异或门、与门组成的半加器电路。、设计用与非门及用异或

40、门、与门组成的半加器电路。 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 2 2、设计一个一位全加器，要求用异或门、与门、或门组成。、设计一个一位全加器，要求用异或门、与门、或门组成。 五、实验预习要求 1 1、 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。 六、实验报告 1 1、列写实验任务的设计过程，画出设计的电路图。、列写实验任务的设计过程，画出设计的电路图。 2 2、对所设计的电路进行实验测试，记录测试结果。、对所设

41、计的电路进行实验测试，记录测试结果。 3 3、组合电路设计体会。、组合电路设计体会。 实验三 编码器、译码器及其逻辑功能测 试 一、实验目的 1 1、掌握编码、译码、显示电路的工作原理。、掌握编码、译码、显示电路的工作原理。 2 2、熟悉集成译码器及数字显示器件的逻辑功能及使用方法。、熟悉集成译码器及数字显示器件的逻辑功能及使用方法。 3 3、学习编码器，译码器的功能及测试方法。、学习编码器，译码器的功能及测试方法。 二、实验原理 1 1、8 8 线线3 3 线优先编码器线优先编码器 在优先编码器中，允许几个信号同时输入，但是电路只对其中优先级别最高的进行编在优先编码器中，允许几个信号同时输入

42、，但是电路只对其中优先级别最高的进行编 码，不理睬级别低的信号，或者说级别低的信号不起作用，这样的电路叫做优先编码器。码，不理睬级别低的信号，或者说级别低的信号不起作用，这样的电路叫做优先编码器。 至于优先级别的高低，则完全是由设计人员根据各个输入信号轻重缓急情况决定的。如图至于优先级别的高低，则完全是由设计人员根据各个输入信号轻重缓急情况决定的。如图 3 31 1 所示是集成所示是集成 8 8 线线3 3 线优先编码器的型号和外引线功能端排列图，线优先编码器的型号和外引线功能端排列图， 0 0 7 7 是要进行是要进行 优先编码的优先编码的 8 8 个输入信号，个输入信号， 0 0 2 2

43、是用来进行优先编码的是用来进行优先编码的 3 3 位二进制代码，位二进制代码，为选通输为选通输 入端，当入端，当=0=0 时允许编码，当时允许编码，当=1=1 时输出时输出、和、和均封锁，编码被禁止。均封锁，编码被禁止。 是选通输出端，级联应用时，高位片的是选通输出端，级联应用时，高位片的 端与低位片的端与低位片的端连接起来，可以扩展优先编端连接起来，可以扩展优先编 码功能。码功能。为优先扩展输出端，级联应用时可作输出位的扩展端。为优先扩展输出端，级联应用时可作输出位的扩展端。 图图 3-13-1 图图 3-23-2 2 2、集成、集成 3 3 线线8 8 线译码器线译码器 如图如图 3 32

44、 2 所示是集成所示是集成 3 3 线线8 8 线译码器的型号和外引线功能端排列图，线译码器的型号和外引线功能端排列图，s s1 1、 2 2、和 、和 3 3是三个输入选通控制端，当 是三个输入选通控制端，当 s s1 1=0=0 或者或者 2 2+ + 3 3=1 =1 时，译码被禁止，译码器的输出端时，译码被禁止，译码器的输出端 00 7 7 全为全为 1 1；只有当；只有当 s s1 1=1=1、 2 2+ + 3 3=0 =0 时，译码才正常运行，完成译码操作。时，译码才正常运行，完成译码操作。 3 3、显示译码器、显示译码器 本实验使用的是本实验使用的是 cd4511cd4511：

45、bcdbcd七段译码器七段译码器/ /驱动器，它不仅可以完成字段译码功能，驱动器，它不仅可以完成字段译码功能， 还具有一些辅助控制与测试功能。如图还具有一些辅助控制与测试功能。如图 3 33 3 所示所示 图图 3-33-3 图图 3-43-4 4 4、发光二极管显示器、发光二极管显示器 发光二极管是用透明环氧树脂将单个发光二极管是用透明环氧树脂将单个 pnpn 结封装而成，它能发出红、绿、黄等不同颜结封装而成，它能发出红、绿、黄等不同颜 色的光。半导体数码管是由七个段状色的光。半导体数码管是由七个段状 pnpn 结封装而成的一种发光显示器件。结封装而成的一种发光显示器件。 本实验采用的是本实

46、验采用的是 clclc5013src5013sr ledled 显示器，此数码管为共阴极接法。如图显示器，此数码管为共阴极接法。如图 3 34 4 所所 示，要求译码器示，要求译码器/ /驱动器输出高电平，各显示段才点亮。驱动器输出高电平，各显示段才点亮。 三、实验设备与器件 1 1、+5v+5v 直流电源直流电源 2 2、连续脉冲源、连续脉冲源 3 3、逻辑开关、逻辑开关 4 4、逻辑电平显示器、逻辑电平显示器 5 5、74ls13874ls138、74ls14874ls148、cd4511cd4511、clclc5013src5013sr 四、实验内容 1 1、8 8 线线3 3 线优先编

47、码器的功能测试线优先编码器的功能测试 （1 1）分别将）分别将 8 8 线线3 3 线优先编码器的输入端线优先编码器的输入端 0 0 7 7分别插入实验箱上的数据开关 分别插入实验箱上的数据开关 上，上， 2 2 0 0及 及、 分别插入状态显示发光二极管下面的插孔中，分别插入状态显示发光二极管下面的插孔中，v vcc cc接 接+5v+5v，gndgnd 接地。接地。 （2 2）先将）先将 s s 接高电平，改变输入端的状态，观察输出端的状态，将结果填入表接高电平，改变输入端的状态，观察输出端的状态，将结果填入表 3-13-1 中。中。 （3 3）再将）再将 s s 接低电平，改变输入端的状

48、态，观察输出端的状态，将结果填入表接低电平，改变输入端的状态，观察输出端的状态，将结果填入表 3-13-1 中。中。 表表 3 31 1 输入输入输出输出 s s7 76 65 54 43 32 21 10 02 21 10 0 1 1x xx xx xx xx xx xx xx x 0 01 11 11 11 11 11 11 11 1 0 00 0x xx xx xx xx xx xx x 0 01 10 0x xx xx xx xx xx x 0 01 11 10 0x xx xx xx xx x 0 01 11 11 10 0x xx xx xx x 0 01 11 11 11 10

49、0x xx xx x 0 01 11 11 11 11 10 0x xx x 0 01 11 11 11 11 11 10 0x x 0 01 11 11 11 11 11 11 10 0 2 2、集成、集成 3 3 线线8 8 线译码器的功能测试线译码器的功能测试 （1 1）将）将 a a2 2、a a1 1、a a0 0及及 s s1 1、s s2 2、s s3 3分别接数据开关，输出端分别接数据开关，输出端 7 7 0 0接状态显示发光二极 接状态显示发光二极 管下面的插孔中，管下面的插孔中，v vcc cc接 接+5v+5v，gndgnd 接地。接地。 （2 2）按按表表中中的的要要求

50、求改改变变输输入入端端的的状状态态，观观察察输输出出的的变变化化，将将观观察察的的结结果果填填入入表表3 32 2 中中。 表表 3 32 2 输入输入输出输出 s1s12 23 3a2a2a1a1a0a07 76 65 54 43 32 21 10 0 1 10 00 00 00 00 0 1 10 00 00 00 01 1 1 10 00 00 01 10 0 1 10 00 00 01 11 1 1 10 00 01 10 00 0 1 10 00 01 10 01 1 1 10 00 01 11 10 0 1 10 00 01 11 11 1 1 10 01 1x xx xx x 1

51、 11 10 0x xx xx x 0 00 00 0x xx xx x 3 3、bcdbcd七段译码器七段译码器/ /驱动器逻辑功能测试驱动器逻辑功能测试 （1 1）cd4511cd4511 逻辑功能测试电路如图逻辑功能测试电路如图 3 35 5 所示，所示，cd4511cd4511 和数码管之间的电路已经在内和数码管之间的电路已经在内 部连接好。仅需将部连接好。仅需将 a a、b b、c c、d d 端接到数据开关的对应插孔中。检查接线无误后，可接通端接到数据开关的对应插孔中。检查接线无误后，可接通 电源。电源。 图图 3 35 5 cd4511cd4511 测试电路测试电路 （2 2）用

52、数据开关作为）用数据开关作为 cd4511cd4511 的输入信号。按的输入信号。按 84218421 码改变数据开关状态码改变数据开关状态 （0000100100001001） ，列表记录所测输出端（，列表记录所测输出端（a a、b b、c c、d d、e e、f f、g g）的状态及数码管显示的数）的状态及数码管显示的数 字，将结果记录于表字，将结果记录于表 3-33-3 中。中。 表表 3-33-3 输入输入输出输出显示显示 数字数字 d dc cb ba aa ab bc cd de ef fg g 0 00 00 00 0 0 00 00 01 1 0 00 01 10 0 0 00

53、 01 11 1 0 01 10 00 0 0 01 10 01 1 0 01 11 10 0 0 01 11 11 1 1 10 00 00 0 1 10 00 01 1 五、实验预习要求 1 1、复习有关编码器、译码器的工作原理。、复习有关编码器、译码器的工作原理。 2 2、熟悉各集成芯片的管脚排列与功能，画出实验电路接线图。、熟悉各集成芯片的管脚排列与功能，画出实验电路接线图。 六、实验报告 1 1、记录并整理实验数据，分析实验结果是否正确。、记录并整理实验数据，分析实验结果是否正确。 2 2、根据、根据 8-38-3 线译码器的选通输入端的功能测试，总结线译码器的选通输入端的功能测试，

54、总结 s1s1、 2 2、 3 3 的作用。的作用。 3 3、已知、已知 cd4511cd4511 输出高电平为输出高电平为 5v5v，ledled 数码显示器发光时压降为数码显示器发光时压降为 2v2v，r r510510 欧姆，欧姆， 试求显示器发光时每段的工作电流若要使每段工作电流限制在试求显示器发光时每段的工作电流若要使每段工作电流限制在 10ma10ma，r r 应选取多应选取多 大？大？ 实验四 多路信号的传输 一、实验目的 1 1、掌握数据选择器、分配器的工作原理。、掌握数据选择器、分配器的工作原理。 2 2、熟悉多路信号传输的设计方法。、熟悉多路信号传输的设计方法。 二、实验原

55、理 数据选择器又叫数据选择器又叫“多路开关多路开关” 。数据选择器在地址码（或叫选择控制）电位的控制下，。数据选择器在地址码（或叫选择控制）电位的控制下， 从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多 掷开关，如图掷开关，如图 4 41 1 所示，图中有四路数据所示，图中有四路数据 d d0 0d d3 3，通过选择控制信号，通过选择控制信号 a a1 1、a a0 0（地址码）（地址码） 从四路数据中选中某一路数据送至输出端从四路数据中选中某一路数据送至输出端 q q。数据选择器为

56、目前逻辑设计中应用十分广泛。数据选择器为目前逻辑设计中应用十分广泛 的逻辑部件，它有的逻辑部件，它有 2 2 选选 1 1、4 4 选选 1 1、8 8 选选 1 1、1616 选选 1 1 等类别。数据选择器的电路结构一般由等类别。数据选择器的电路结构一般由 与或门阵列组成，也有用传输门开关和门电路混合而成的。与或门阵列组成，也有用传输门开关和门电路混合而成的。 1 1、八选一数据选择器、八选一数据选择器 74ls15174ls151 7 74 4l ls s1 15 51 1 为为互互补补输输出出的的 8 8 选选 1 1 数数据据选选择择器器，引引脚脚排排列列如如图图 4 42 2，功功

57、能能如如表表 4 41 1。 选择控制端（地址端）为选择控制端（地址端）为 a a2 2a a0 0，按二进制译码，按二进制译码，从从 8 8 个输入数据个输入数据 d d0 0d d7 7中，选择中，选择 一个需要的数据送到输出端一个需要的数据送到输出端 q q，为使能端，低电平有效。为使能端，低电平有效。s 图图 4 41 1 4 4 选选 1 1 数据选择器示意数据选择器示意 图图 4 42 2 74ls15174ls151 引脚排列引脚排列 表表 4 41 1 输输 入入输输 出出 sa a2 2a a1 1a a0 0q q q 1 10 01 1 0 00 00 00 0d d0

58、0 0d 0 00 00 01 1d d1 11d 0 00 01 10 0d d2 22d 0 00 01 11 1d d3 3 3d 0 01 10 00 0d d4 44d 0 01 10 01 1d d5 5 5d 0 01 11 10 0d d6 6 6d 0 01 11 11 1d d7 7 7d (1)(1)使能端使能端1 1 时，不论时，不论 a a2 2a a0 0状态如何，均无输出（状态如何，均无输出（q q0 0，1 1） ，多路开关被，多路开关被sq 禁止。禁止。 (2)(2)使能端使能端0 0 时，多路开关正常工作，根据地址码时，多路开关正常工作，根据地址码 a a2

59、 2、a a1 1、a a0 0的状态选择的状态选择 d d0 0d d7 7中中s 某一个通道的数据输送到输出端某一个通道的数据输送到输出端 q q。 如：如：a a2 2a a1 1a a0 0000000，则选择，则选择 d d0 0数据到输出端，即数据到输出端，即 q qd d0 0。 如：如：a a2 2a a1 1a a0 0001001，则选择，则选择 d d1 1数据到输出端数据到输出端, ,即即 q qd d1 1，其余类推。，其余类推。 2 2、数据分配器、数据分配器 数据分配器功能与数据选择器相反，将一个数据分送到多个输出端输出，即一路输入数据分配器功能与数据选择器相反，

60、将一个数据分送到多个输出端输出，即一路输入 多路输出。以多路输出。以 3 3 线线8 8 线译码器线译码器 74ls13874ls138 为例进行分析，图为例进行分析，图 4 43(a)3(a)、(b)(b)分别为其逻辑图分别为其逻辑图 及引脚排列。及引脚排列。 其中其中 a a2 2 、a a1 1 、a a0 0 为地址输入端，为地址输入端，为译码输出端，为译码输出端，s s1 1、为使能端。为使能端。0y7y2s3s 表表 4 42 2 为为 74ls13874ls138 功能表功能表 当当 s s1 11 1，0 0 时时，器器件件使使能能，地地址址码码所所指指定定的的输输出出端端有有