数字电子电路与逻辑刘可文主编第七章时序逻辑电路答案综述

1、习题七7-1分析题p7-1图中时序电路的逻辑功能，写出电路的驱动方程、状态方程和 输出方程，画出电路的状态转换图，说明电路能否自启动。Y题p7-1图解：驱动方程:J i = K i Q3J2 = K2 = Qi，J 3 = Q1Q2， K 3 - Q37-i状态方程：QinQ3nQin QSQ? = Q31 二 Qin ；Q = Q +QinQ； = Q2 Qin ；n -in n nQ3= Q3 Q2Qi ；输出方程：丫二Q3由状态方程可得状态转换表，如表7-i所示；由状态转换表可得状态转换图，如图所示。电路可以自启动。表7-iQ31Q21Qinq3q；+q严丫Q；Q；QinQ广QQY000

2、00i0i 00000i00 i0i00i 0 i0iii0 i 00ii0i i 00i0i0 i ii000i ii00ii电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。7-2试分析p题7-2图中时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程。画出电路的状态转换图，说明电路能否自启动。题p7-2图解:J Q2Q3Kj=1 .Q： 1 = Q2Q3 Qi ； Y = Q2Q3电路的状态转换图如图J2 - QiK2 = QiQ3 ；Q2Q1Q2 + Q1Q3Q2 ；J3 二 Qi Q2， K3 二 Q2nQ3Q1Q2Q3Q2Q3LIU1/o /0 图7-2A6-3所示

3、，电路能够自启动。Q3Q2Q1 /Ynon/oui7-3电路如题p7-3图所示同步时序电路。(1) 写出电路的状态转移方程及输出函数表达式;(2) 画出电路的状态转移图；(3) 说明电路的逻辑功能。题p7-3图解:7-4电路如题p7-4图所示逻辑电路，分析逻辑功能和自启动过程题p7-4图解：这是一级异步自启动模6加法计数器。7-5计数器电路如题p7-5图所示。(1) 画出计数器的状态转移图(或状态表)，说明是否自启动。(2) 将该计数电路装接在印制电路板上，实验时测得Q3Q2Q1状态转移为000解:-100- 001,经检查触发器功能正常，试分析故障原因题p7-5图111110 0117-6异

4、步时序电路如题p7-6图所示。试分析此电路，写出时钟方程、驱动方程 和状态方程，并画出状态转换表和状态转换图。解：电路没有输入控制信号，所以输出只与电路的原来状态相关。输出Qi、Q3为同步工作状态，时钟方程为 CPi=CP3=CP，Q2为异步工作状态，时钟方程为 CP2=Qi。各个触发器的驱动方程为：D! =Q；，D2=Q；Q；，D3=Q；。状态方程为 Q；*=Qn，Qn*=Q；Q；，111图7-6110QnhQ；。电路的状态转换表如表7-6所示。状态转换图如图7-6所示。qQQ000001010011100101110111111101011011100100010010表7-6Q3Q2Q1

5、, 000：!7-7分析题p7-7图中所示电路，写出驱动方程、状态方程和输出方程，并画出 输出丫和Z在一系列时钟作用下的时序图。解:题p7-7图状态方程为qF =Q；，Q； =Q?Q； +Q?Q； =Q；Q；!，Y =Qi +Q2Z二Q2Q1，电路的状态转换表如表7-7所示。根据表7-7所示的电路状态转换表。可以作出图7-7所示电路在一系列时钟作用下，输出电路没有输入控制信号，所以输出只与电路的原来状态相关。触发器为同步工作状态, 各个触发器的驱动方程为：J1 =K1， J2=K2二Q；和Z时序图如图7-7所示。Q；Q；0001101101101100表7-7CPrT_TLTT_n_Q1Q 2

6、1Y1Z图7-77-8 试用JK触发器设计一个自然序列的同步十一进制计数器。解：十一进制计数，必须用四位二进制数表示计数过程， 假定计数过程为加法计数过程， 按 规定选用的触发器采用 JK触发器。根据图7.9（1）所示的JK触发器状态转换图， 可以作出十 一进制计数器的状态转换表如表 7.9所示。表7-8Q3Q2Q；Q000000001001000110100010101100111100010011010q3十q2*q；十Q0十00010010001101000101011001111000100110100000J3J2J1J00001001x00x101xx0x010x1x0xx11xx

7、xx001x01xx0x0根据表7-8所示的状态转换关系，作出构成计数器的JK触发器激励信号的函数卡诺图如图 7-8（ a）、（ b ）、（ c）、（ d ）、（ e）、（ f ）、（ g ）、（ h）所示。j；gQ0q3q200 01 11 100010xxxxxx、xx000111(c)J3$1QO0000000010xxxx011100 01 11 10(d)(e)(f)图 7-8 (2)根据图7-8所示的函数 卡诺图”化简逻辑函数，得到构成十一进制计数器各个JK触发器的激励方程为：Jo =Qn +Q； =Q；Q；，Ko =Q；，Ji =Q；，KQ； +Qn，JQ?Q；， K2 =Q；Q

8、0，J3 =Q；Q；Q0，K3 =Q；。根据JK触发器的激励方程，可以作出十一进制加 法计数器的逻辑电路如图7-8（3）所示。电路的进位信号Z =Q3Q1图 7.-8（ 3）检验电路是否能够自行启动，根据电路的激励方程以及JK触发器的特性方程，逻辑电路的状态方程为 Q；卅=Q；Q；Q；，Q；41=Q；Qi；+（Q；*Q；）Q；，Q；41=（Q；Q；） Q；，7-8（ 4）所示。从图 7-8（ 4）所示的Q； =Q；Q；QnQn +Q；Q；，则电路的状态转换图如图状态转换过程，可以看出，电路能够自行启动。1011Q 3Q2 QiQo000001101000100010010-1.0p1 一 10

9、00 - 0111 图 7-8(4)1101011010101100 一7-9试用D触发器设计一个同步的五进制计数器。解：选用D触发器的同步五进制加法计数器状态转换表如表7-9所示。则触发器的激励方程为Do =Q；Q；， D； =Q；Q；， D2 =Q；Q；。根据触发器的激励方程，可以作出五进制加法计数器的逻辑电路如图7-9所示。电路的进位信号等于Q2。表 7.-9tQoQiQ2CP4-7rd 0解：ic 1jK触发器设计i)DQ2ACI _ Q 2DQ2Q1X/Z 0/0个自然序列的异步七进制计数11100/0001/0 1/0010/01/1图 7-9(2)0/0Q；Q；Qn0000010

10、10011100q2申QQ0申001010011100000按自然序列七进制加法的计数过程为000T 001 010T 011 100T 101 110T 000。第 七个CP脉冲信号时，次低位与最高位同时产生翻转，所以，次低位的输出可以作为最高位的CP信号，JK触发器采用后边沿触发器，则可以设计 CP2=Q1。低两位计数触发器采用同 步设计CP0=CP1=CP。电路的状态转换表如表 7-10所示。根据表7-10所示的状态关系，可 以得到表示激励方程函数卡诺图如图 7-10 (a)、( b)、(c)、(d)所示。q5q?qJ000001010011100101110Qn*Q；*Q0*00101

11、0011100101110000J2J1J010111x1x11xx10111x1x0K2K1K01xx1x110x1111xx1x111xZ0000001表 7-10Ko；Qn(a)q20xxx1xx100 01 11 10(b)Rd图 7-10e)化简触发器激励方程得到：Jo =Q；+QinQ(n , Ko =Q0 , JQ； , KQ； +q5 , J2=1 ,K2 =1，进位信号为Z=Q2Qi。根据触发器的激励方程和电路的输出方程，异步七进制加法计数器的逻辑电路如图 7-10(e)所示。7-11试用D触发器设计一个自然序列的异步 6进制计数器。解：按自然序列 6进制加法的计数过程为 0

12、00001t010011t 100 101t000。第二、四个CP脉冲信号时，次低位与最低位同时产生翻转，所以，最低位的输出信号可以用作次低位的CP信号，D触发器采用前边沿触发器，则可以设计CP1= Qo , DQ；。最低和最高位计数触发器采用同步工作CPo=CP1=CP。电路的状态转换表如表7-11所示。根据表 7-117-11 (a)、(b)所示。DoQ；Q；Q；000001010011100101Q2+Q1+Q0 +001010011100101000D2D0010001101100z0000011Qo表 7-11A000x(x(a)00 01 11 1001图 7-1100011110

13、001 00xu(b)所示的状态关系，可以得到表示激励方程函数卡诺图如图化简触发器激励方程得到：Do =Q； , D2 =Q；Q； +Q；Q；，进位信号为Z=Q2Qo。根据RD7-11(c)所示。图 7-11(c)7-12试用JK触发器设计能够实现如图p7-12转换功能的时序逻辑电路题p7-12图解：根据图P7-12所示的状态转换图，以及JK触发器的状态转换关系，可以编写出所要设计的逻辑电路状态转换表如表7-12所示。根据状态转换表7-12所示的状态转换对应关系，可以作出构成逻辑电路所用JK触发器激励方程的逻辑函数卡诺图”如图7.15（ a）、（b）、（c）、（d）、（e）、（f）、（g）、（

14、h）所示。Q；Q0Qgnooo001o1xxxx11xxx乂 -1ox(c)xx七1Q0 oo 01 11 卫Q 3Q 2ooo1x-o.*x1.0xx1oo0111oo o1xo0x0xxxx11oo o1 11 1o根据逻辑函数 卡诺图”化简相应的逻辑函数，得到JK触发器的激励方程表达式为：J。=Qn； vq；1+q2q； =Qn；心q；，心知弋阿赳盹；，ji=Q；Qn，kq5qJ，jqJqJ，kqSqJ，jQQrQJ，K3=q；。根据构成逻辑电路 JK触发器的激励方程，可以作出实现如图P7-12转换功能的时序逻图 7-12(2)7-13逻辑电路如题p7-13图所示，试分析其逻辑功能。若X

15、端输入的串行码序 列为3B59H=0011 , 1011,0101, 1001B其时序如图所示，问Y端输出序列 H 是什么？注：第16个CP后丫的输出状态为序列最高位，第1个CP后丫的输出状态 为序列最低位，这样丫的十六个不同状态构成十六位自然二进制数序 列B=H。（写出驱动方程，状态方程和输出方程，作状态转换表，画出电路 时序图）。（每十六个脉冲循环一次，触发器为主从型触发器，其初始状态为零。）根据图P7-13 ( a)所示的电路连接，可知电路的JK触发器激励方程为JX ,心二X ,J2 =xq；，K2 =x。电路的状态方程为：Q；41 =XQ；+XQ； =X，Q；41 =XQ；Q；+XQ；

16、 =X(Q；+Q；)。电路的输出方程为y=Xq2。由于电路的初始状态为o,根据状态方程和输出方程，可以作出电路的时序图如图7-13所示。图 7-13根据图7-13所示的输出时序图，可得图P7-13所示的逻辑电路，在X端输入的串行码序列为 3B59h=0011，1011，0101，1001b 时，Y 端的输出依次为 0010, 0010, 0001,0000，所 以Y端输出序列2210 h。7-14如题图p7-14是一个用4位二进制加法计数器74LS161和4位二进制数码比较器74LS85组成的逻辑电路，试画出其状态转换图，判断电路的功能题p7-14图解:7-16试分析如题图p7-16所示由两片中规模集成电路 CT54/74LSI6I构成的计 数分频器的分频系数。CP10题p7-16图解：74LS161(1)和74LS161 (2)的状态转换图如图 7-16(a)、(b)所示。可见， 74LS 161(1)为七 进制计数器，且每当电路状态由 10011111时，给74LS 161(2) 一个计数脉冲。74LS 161(2) 为九进制计数器，计数状态由 011