1.4 ASIC与FPGA

1、杭州电子科技大学 EDA技术 1.4 ASIC与与FPGA ASIC的发展 ASIC与FPGA 第一章第一章 绪绪 论论 杭州电子科技大学 EDA技术 数字系统的硬件实现 n早期集成电路除了处理器、存储器，就是系列化、 标准化产品，如74系列的数字集成电路。 微处理器：CPU、MPU、DSP n应用系统设计者利用不同的集成块，在PCB板上搭 建面向某一应用的电路或系统。 1.4 ASIC与与FPGA ASIC(1) n80年代中期以后，IC工艺与设计技术的发展水平 已使人们可以在单芯片上实现相当规模与复杂功 能的电路，ASIC的概念应运而生：把本需要多个 中小规模集成块完成的某一电路功能集成到

2、一个 芯片上去实现，这就是ASIC：Application Specified Integrated Circuit。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 ASIC(2) nASIC一般是面向特定应用领域的IC，如音/视频编 解码芯片、网络通信芯片、LCD显示驱动芯片等。 n为了加快ASIC产品的开发速度，更快地满足市场 需求，ASIC的设计采取了不同的模式： 门阵列(Gate Array) 半定制 ASIC 标准单元(Standard Cell) 全定制 n半定制是在预定设计前提下受约束的设计，目的 是为了简化设计流程，以牺牲芯片性能为代价来 缩短开发时间。 1.4

3、ASIC与与FPGA 杭州电子科技大学 EDA技术 门阵列设计 n门阵列是预先设计生产好的由基本逻辑门组成的 阵列，只需根据不同电路设计制作互连线，即得 到最后电路。 IOIO焊盘焊盘 块单元块单元 行单元行单元 布线区布线区 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 门阵列基本单元 n门阵列是在一个芯片上把门电路排成阵列形式， 门电路的构成是两对或三对共栅或不共栅的P型晶 体管和N型晶体管，称为基本单元。 共栅四管单元电路及其版图 不共栅四管单元电路及版图 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 标准单元设计 n标准单元是预先设 计好“标准”(单 元高度

4、一致)的常 用逻辑功能单元库， 需要时从库中调用 这些单元，经自动 布局布线，得到电 路版图。 n需要全套掩膜版， 芯片利用率高。 宏宏 单单 元元 1.4 ASIC与与FPGA 功功 能能 模模 块块 杭州电子科技大学 EDA技术 全定制ASIC设计 n全定制是整个电路从最基本单元电路开始设计， 设计师要定义芯片上所有晶体管的几何图形，可 使每个器件都达到最优。 n可以获得最优的电路性能，即面积利用率高、速 度快、功耗低。缺点是开发周期长，费用高，只 适合大批量产品与模拟电路的设计开发。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 SOC n随着集成度的提高与EDA的发展，A

5、SIC发展 到了SOC：System On Chip 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 System-on-a-Chip ProcessorMemory External Memory Interface IPBus MasterUART Wireless Bridge USB 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 可编程逻辑器件 n可编程逻辑器件(Programmable Logic Device， PLD)是在ASIC基础上发展起来的一种可编程逻辑 IC ，是当前数字系统实现的重要硬件平台。 n这是一种制造时无明确功能，而由用户应用时通过 软

6、件编程来决定功能的数字IC，使硬件设计工作成 为软件开发工作。 n有些PLD可反复擦除，并进行在线编程，在修改和 升级PLD时，不需改变PCB电路板，只是在计算机上 修改和更新程序，缩短了设计周期，提高了实现的 灵活性。 1.4 ASIC与与FPGA 编程工艺 n按编程工艺可将PLD分为四类： 熔丝（Fuse）和反熔丝（Antifuse）编程器件 可擦除的可编程只读存储器（EPROM） 电可擦除的可编程只读存储器（EEPROM） SRAM编程器件（如：FPGA） n前3类为非易失性器件，编程后，配置数据保 留在器件上；第4类为易失性器件，掉电后配 置数据会丢失，每次上电后要重新进行数据 配置。

7、 1.4 ASIC与与FPGA 熔丝连接技术 a b 逻辑1 & a b 逻辑1 & 未编程结构 编程结构 1.4 ASIC与与FPGA 反熔丝连接技术 a b 逻辑1 & a b 逻辑1 & 未编程结构 编程结构 1.4 ASIC与与FPGA 可擦除编程 n可擦除编程用一种特殊的浮栅MOS管代替熔 丝。 在漏、源极间加高电压，同时在控制栅在漏、源极间加高电压，同时在控制栅g上加上加高压高压正脉冲，可正脉冲，可 在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正 常电压作用下，管子仍处于截止。常电压作用下，管子仍处于截止。 1.4 AS

8、IC与与FPGA SRAM编程 数 据 读 /写 配 置 控 制 Q Q 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 可编程逻辑器件发展 n可编程逻辑器件，经历了PAL、GAL、CPLD、FPGA 几个发展阶段，其中 CPLD/FPGA属高密度可编程 逻辑器件，是目前主要应用的PLD。 n它既有ASIC面向特定应用的优点，但又无须经过 掩膜生产，特别适合于样品研制或小批量产品开 发， 使产品能以最快的速度上市，而当市场扩大 时，它可以很容易地转由掩膜ASIC实现，使开发 风险也大为降低。 1.4 ASIC与与FPGA 可编程逻辑器件分类 2.1.1 PLD的发展历程的发展历程

9、2.1.2 PLD分类分类 1.4 ASIC与与FPGA 可编程逻辑器件结构 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 FPGA nFPGA(Field Programmable Gate Array)是一 种可编程逻辑阵列，内部由可配置的逻辑功能 块排成阵列，四周为可编程的输入/输出功能 块。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 ASICASIC与与FPGAFPGA 设计流程设计流程 n ASIC ASIC与与FPGAFPGA因后端设因后端设 计流程不同，因此设计流程不同，因此设 计工具也不同。计工具也不同。 1.4 ASIC与与FPGA 杭州电子科

10、技大学 EDA技术 FPGA应用 nFPGA的传统应用场合包括： l小规模量产 l需要快速上市的产品 l原型样品设计 lASIC的逻辑验证 l专用计算或信号处理 n随着FPGA性能、集成度的不断提高，目前FPGA 的规模已可支持实现相当复杂的数字系统，满 足大多数应用的需要，成本也变得可接受，正 在很多场合取代ASIC。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 FPGA实现的性能 FPGA和DSP芯片实现FIR滤波器的速度对比 8位FIR滤 波器阶数 FPGA的处理速度 单位： MIPS 达到相当速度所需DSP芯片的指令执行速度 单位：MIPS 8 16 24 32 104

11、 101 103 105 832 1616 2472 3360 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 16阶8位FIR滤波器综合性能对比 0.24 1 4 32 67.2 0 10 20 30 40 50 60 70 80 133MHz CISC CPU 50MHz DSP 处理器 50MHz 4 DSP 多处理器 EPF8820A-2 （75使用） EPF81500A-2 （60使用） 1.4 ASIC与与FPGA FPGA实现的性能 杭州电子科技大学 EDA技术 ASIC与FPGA市场 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 数字系统的不同硬件实现

12、 全定制标准单元门阵列FPGA 设计时间长较短短短 制造时间长长短无 开发周期长中等短很短 单价低低中等高 芯片面积小中等大很大 速度最快快中等慢 n同一个数字系统可用全定制、半定制、FPGA 等不同的硬件形式实现，不同的实现由不同的 特性。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 不同硬件实现的特性 Standard Cell Gate Array FPGAPLD Manual VLSI 全定制全定制半定制半定制 可编程器件可编程器件 设计开发周期、产品上市时间设计开发周期、产品上市时间 芯片利用率、电路性能芯片利用率、电路性能 1.4 ASIC与与FPGA 杭州电子科技

13、大学 EDA技术 FPGA的发展(1) n随着集成度的提高，目前的FPGA器件内嵌了高速 乘法器、Gbits差分串行接口、微处理器 (PowerPC500MHz，Xilinx)等专用硬核，以提高 性能。 nAltera、Xilinx还分别提供了用户可裁剪的RISC 软核Nios、 NiosII（Altera) 和MicroBlaze、 Picoblaze（Xilinx）。 n这标志着FPGA的应用范围已扩展到系统级，与 SOC类似，与各种IP核一起，实现SOPC，为嵌入 式系统的开发提供了极大方便。 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 SOPC: System-on-a

14、-Programmable-Chip NIOS Ethernet Interface ARM UART RAM/ROM FIFO USB PCI FIR,IIR,FFT DSP Blocks PLLs SDRAM CONTROL VGAPS2 Multiply Unit JPEG CPL SOPCSOPC 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 FPGA的发展(2) nFPGA使硬件电路成为可编程的，这为电子系统 的发展应用提供了一系列新的可能： l发现并修正在产品生命期内的错误 l方便修改，增添新的特性，实现可重配置、可重 构的计算 l能够通过在线程序运行来修改芯片，甚至

15、通过网 络实现远程升级 l实现自适应、可进化的系统 1.4 ASIC与与FPGA 杭州电子科技大学 EDA技术 课程安排 n本课程主要介绍如何用Verilog HDL描述设计数字 电路与系统的方法，并能在FPGA上进行实现。 n课程目的与要求： l了解EDA技术及现代电子设计方法 l掌握Verilog HDL语言 l掌握常见数字电路与系统的设计方法 l掌握相关EDA工具与FPGA开发平台的使用 n课程安排： 理论课：31030学时 实践课：3618学时 第一章第一章 绪论绪论 参考资料 nMichael D.Ciletti,Verilog HDL高级数字设计。 nSamir Palnitktar,Verilog HDL数字设计与综合。 n夏宇闻,Verilog 数字系统设计教程。 nDonald E.Thomas，Philip