数电实验指导书教材

1、电子基础实验（数字部分）实验指导书成都大学电子信息工程学院电工电子基础实验室第一部分：实验箱介绍与辅助工具使用方法及注意1、WINDWAY实验箱特点及面板功能介绍32、多路电源接口4第二部分数电实验实验一 集成门电路功能的测试5 实验二 组合逻辑电路10 实验三 半加器和全加器14 实验四触发器16 实验五 计数、译码及显示电路20 实验六时序逻辑电路设计2530第一部分：实验箱介绍与辅助工具使用方法及注意1、WINDWAY实验箱特点及面板功能介绍实验箱体特点:按照典型实例优化布局，接插便利；电路原理清晰，ic在面板正面便于维修更换。分立器件焊接在反面，安全性和稳 定性提高。字符丝印在面板正面

2、，直观明了；插孔采用焊接式，避免了传统螺丝拧紧的松动掉落缺陷。导线采用灯笼式接头， 接触更可靠，寿命更长；备有功能扩展区，使得实验更加灵活多样，学生创造能力的锻炼大大的增强； 丰富的辅助工具，如数字示波器，DDS信号源，直流信号源，时钟源及分频电路 使用更加方便；完整的使用说明书和实验仿真例程，学习更加事半功倍。实验箱体组成：整流滤波电路稳压电路集成功率放大模块集成运放模块单管、两级、负反馈、差分放大模块 电源模块压频转换模块数字示波器信号源模块单脉冲模块时钟源及分频电路数码管接口电路逻辑芯片接口区逻辑电平输入及输出显示模块功能扩展区2多路电源接口提供4路固定电源DC输出纹波、噪声+5V3A5

3、0mV-5V1A50mV+12V0.3A120mV12V0.3A120mV提供2路直流可调信号源调节范围：+1.25V+11V （RV7 调节）1.25V11V （RV8调节）（使用时，可连接电压表工具进行精确调节。不使用时，请关闭直流信号源）每 个电源输出都有相应的电源指示灯，指示灯异常闪动时请检查电路接线错误。外部输 入接口电源电路外接电源输入pFF ON可调电压 输出开关nvzR52hnZ1GXD1 12 13 14 巧 16 17(d) 74LS86二输入四异或门(e) 74LS20四输入二与非门图 3.1-1四、预习要求了解数字实验仪的使用方法。根据实验內容，画出逻辑电路图、写出逻辑

4、表达式、列出真值表。五、实验内容1 .测与非门的逻辑功能将74LS20 (四输入端二与非门)按图3.12接线，检查无误后接通实验仪电 源，然后按表3.11中给出的输入端不同情况，测输出端的逻辑状态填入表中。输入端输出电压 VO (V)输出逻 辑0 0 0 00 0 0 10 0 110 11110 0 010 111111农 3.1-1图 3.1-22 测或门的逻辑功能将74LS32 （二输入端四或门）按图3.1-3接线，检查无误后接通实验仪电源, 按表3.12中给出的输入端不同情况，测输出端的逻辑状态填入表中。农 3.2-2图 3.1-33 测或非门的逻辑功能将74LS02 （二输入端四或非

5、门）按图3.14接线，检查无误后接通实验仪电 源，按表3.1-3中给出的输入端不同情况，测输出端的逻辑状态填入表中。输入端输出电压V0 （V）输出逻 辑00011011表3.13图 3.1-44.测异或门的逻辑功能将74LS86 （二输入端四异或门）按图3.15接线，检查无误后接通实验箱电 源，然后按表3.14中给出的输入端不同情况，测输出端的逻辑状态填入表中。输入端输出电压V0 (V)输出逻 辑0()011011表 3.1-4图 3.1-55仿真实验在手册上查出74LS01集成OC门电路的引脚图，用其中一个输入端开路与 非门，在计算机上仿真验证它的逻辑功能。六. 报告要求1. 整理实验结果，

6、并进行分析。2讨论与非门、或非门的开关条件及特点。七、设计实验查阅资料，了解集成门电路CC4011的主要参数，引脚排列和逻辑功能，并 设计实验，验证其功能。用与非门74LS00组成或非门和异或门电路，画出逻辑 电路图，测试逻辑功能。实验二组合逻辑电路一、实验目的学习组合逻辑电路的设计方法。了解组合逻辑电路中竞争冒险的分析和消除方法。掌握组合逻辑电路的调试方法。二、实验仪器1、实验箱 2、示波器 3、信号发生器4、万用表三、理论准备1. 概述：组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情 况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组 合电路的特点是由

7、各种门电路连接而成，而且连接中没有反馈线存在。所以各种 功能的门电路就是简单的组合逻辑电路。组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有 函数表达式、真值表、卡诺图和逻辑图等几种。组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基 本方法之一。2. 组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入 之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤：(1) 逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑 函数式。(2) 化简。(3) 列出真值表。(4) 文字说明上述

8、四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求 而采用。3. 组合逻辑电路的设计方法设计的任务是：由给定的功能要求，设计出相应的逻辑电路。设计的步骤：(1) 通过对给定问题的分析，获得真值表。在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化 真值表。（2）通过化简得出最简与或式。（3）必要时进行逻辑式的变更，最后画出逻辑图。在步骤（1）中，通过对实际问题的分析，往往可以直接获得具有一定简化 程序的逻辑函数表达式，后面的步骤不变。4. 组合逻辑电路中的竞争冒险当任何一个门电路有两个输入信号同时向

9、相反方向变化（由0、1变为1、0 或反之）时就一定存在竞争冒险。如图3.21所示。干扰脉冲图 3.2-1与门的两个输入端A和B,当它们同时由01变为10时，由于延迟时间不同, 出现A、B两信号同时处于与门的开门电平，输出就会产生如图（b）所示的因 竞争冒险而产生的干扰脉冲。（2）竞争冒险消除的方法1）接入滤波电容在电路输出端并接一个不太大的滤波电容，就可使干扰脉冲幅值变得很小， 从而消除其对后读电路的影响。2）修改逻辑设计对于单个变量的状态变化所引起的竞争冒险，可用增加冗余项的方法加以消 除。需增加的冗余项可从逻辑函数的卡诺图中方便地找出：在被化简的逻辑函数 的卡诺图中，凡是不相重迭的两个圈具

10、有共同边界，则该共同边界处就存在单个 变量引起的竞争冒险。只要增加一个新圈，使共同边界处变为重迭的圈，即可消 除该处的部分冒险。这个增加的新圈就是所需的冗余项。3）选用可靠性编码格雷码、约翰逊码等代码，它们的任何两个相领码的状态在逻辑上具有相邻 性，用这些代码作为组合电路的输入时，不会发生两个或两个以上变量同时变化 的情况，因此大大降低了产生竞争冒险的可能性，但此法对单个变量引起的竞争 冒险无效。4）引入封锁脉冲或选通脉冲这种方法的原因是：通过引入的信号，封锁组合电路在竞争冒险期间的输出,只有当输入信号的变化结束，已达稳态时，才允许电路的输出。这样，竞争冒险 就被封锁或避开了。5. 3/8线译

11、码器及或非门组 成多路控制信号的逻辑功 能:3/8线译码器(74HC138) 和2输入端四或非门(CC4001)的引脚排列如图3.2-2所示。3/8线译码器的 输入CBA为地址码三根线， 控制端为Q、石、石，输 出端为YoY；八根线，o其功 能如表23-1所示，由表可知， 只有当 Gi=l, G2A =G2B =0 时，Vcc 4B4A4Y 3Y 3B 3ACC4OO11A1B1YY o 门71HC13SY 5 YgIII I2Y2A 2B VssG2A G2B GX Y 7 GND图 3.2-2、预习要求对应十进制数为07,各与Y0Y7的输出相对应，且输出Y产0有效，其余为 “1”。如CBA

12、为101= “5”时，对应输出Y6=0,其余Y均为“1”。输入输出G1CBAY0 Y1Y2Y3Y4Y5Y6 Y7X 1XX X1XXX全10 XX0000 11111110011 01111110101 10111110111 11011111001 11101111011 11110111101 11111011111 1111110农 3.2-1!1!1. 预习本实验所涉及的理论內容。2. 熟悉所用集成芯片的型号、引脚图、使用条件及逻辑功能。3. 根据实验內容要求，写出各逻辑电路的表达式、列出真值表、画出逻辑电路图。五、实验内容1. 用74LS00二输入四与非门设计一个半加器电路，然后在P

13、ROTEUS 验证所 设计的逻辑电路是否正确。(1) 画出逻辑电路接线图。(2) 根据电路写出图逻辑表达式。(3) 根据表达式列出真值表并验证。2. 用74LS00及74LS20设计一个组合逻辑电路，设A、B、C、D代表四位二进 制数码，X=8A+4B+2C+D,当输入数4X 1101010-100表 3.3-2用数字实验仪上的单次脉冲信 号作为JK触发器的CP脉冲源, 当将触发器的初始状态置1 或置0时，将测试结果记录于 表3.33中。表 3.3-3JKCPQn1Qn = lQn =0000- 10010010- 1011010Of 1101011Of 1111-03. 测试双D触发器74L

14、S74的逻辑功能（1）异步置位及复位功能的测试_按图3.33,用74LS74芯片的一个触发器，改变耳和瓦的状态，观察输出Q和0的状态；自拟表格记录。（2）逻辑功能的测试用单次脉冲作为D触发器的CP脉冲源，测试D触发器的功能，自拟表格记 录。4. 仿真实验用74LS74双D触发器芯片，进行D触发器的功能测试及触发方式测试的仿 真实验。自拟表格记录。六、报告要求整理实验数据记录，分析结果；总结耳、兀及S、R各输入端的作用。叙述各触发器之间的转换方法。分析实验中的现象，操作中遇到的问题及解决办法。七、设计实验用74LS74双D触发器芯片，设计一个异步四进制加计数器，拟定实验线路、 记录输入输出波形关

15、系，自拟表格。实验五计数、译码及显示电路一、实验目的1. 熟悉常用中规模计数器的逻辑功能。2. 掌握计数、译码、显示电路的工作原理及其应用。二、实验仪器1、实验箱 2、双踪示波器3、万用表三、理论准备1. 74LS90计勢器是一种中规模二一五进制计数器，管脚引线如图3.6-1,功能表 如表3.6-1所示。复位输入输出Ri R2 Si S2Qd Qc Qb QaX L L x X H H L X X L x H H L x L X H X L X L X L H L XL L H数数数数L L LL L LLI LI LI LI 、V、V、V、V L L H表3.6-17490功能表图 3.6-

16、1将输出Qa与输入B相接，构成8421BCD码计数器；将输出Qd与输入A相接，构成5421BCD码计数器； 表中H为高电平、L为低电平、X为不定状态。74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门 电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、 FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端 Rl、R2 和置位（置 “9”）端 SI、S2o74LS90具有如下的五种基本工作方式:（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将Qa与CK2联接，可构成8421

17、码十分频电路。（3）六分频：在十分频（8421码）的基础上，将Qb端接Ri, Qc端接R2。其计 数顺序为000101,当第六个脉冲作用后，出现状态QcQbQa=110,利用QbQc=H 反馈到Ri和R2的方式使电路置“0”。（4）九分频：QaRi、QdR2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端Qd接二进制计数器的脉冲输 入端CK,即可构成5421码十分频工作方式。此外，据功能表可知，构成上述五种工作方式时，Si、S2端最少应有一端接地； 构成五分频和十分频时，Rl、R2端亦必须有一端接地。2. 译码、驱动显示（1）74LS47为BCD七段锁 存/译码/驱动器，

18、其管脚排列如图 3.62所示，其内部由门电路组成 组合的逻辑电路，主要功能是将 输入8421BCD码,译码输出相应 十进制的七段码g中某些段码 为高电平，驱动发光数码管显示 对应的十进制数，由其管脚图可 知，在下边的引脚为输入端和控 制端，上边引脚为输出段码端。 其功能表如表3.6-2所示。表 3.6-2Truth TableDecimalorFunctionInputsOutputs3RBIA3A2A1AOBI/RBOabcde7 iHHLLLLHLLLLLLH彳HXLLLh卜HLL卜HHH7HX11hLH1LHL1HL3HXLL-HHLLLLHHL4HXLHLLHHLLHHLL5HXLHL

19、-LHLL-LL5HXLHHL-HHLLLLLIHXLH卜卜卜LLL卜HHH5HXHLLL-LLLLLLL3HXHLLHLLLHLLKHX卜LHLHHHLLHLHXHLhh-HHLLHHL12HXHHLLHHLHHHLL处-XHH1hhLHHLh1L14HXHHHL-HHHLLLL15HXHFHHFrHHH百XXXXXXLHHhhHHHRB*HLLLLLLHHh卜HHHLTLXXXXX-LLLLLLL*高电平，“低电平，x=不定。注：1. 要求输出0至15时，灭灯输入（BI）必须开路或保持高电平。如果不要灭十进 制零，则动态灭灯输入（RBI）必须开路或为高电平。2. 将一低电平直接加于灭灯输入

20、（BI）时，不管其他输入为何电平，所有各段 输出都为低电平。3. 当动态灭灯输入（RBI）和A、B、C、D输入为低电平而试灯输入为高电平 时，所有各段输出都为低电平并且动态灭灯输入（RBO）处于低电平（响应条件）o4. 当灭灯输入/动态灭灯输出（BI/RBO）开路或保持高电平，而试灯输入（LT） 为低电平。则所有各段输出都为高电平。BI/RBO是线与逻辑，作灭灯输入（BI）或动态灭灯输出（RBO）之用。或兼作 两者之用。BT5161为共阳发光二极管数码显示器，七段码发光二极管数码显示器的每 一笔段是一个发光二极管来显示，其所有发光二极管的阳极连在一起，构成com 端，使用时用以接低电位。因此，

21、当任一个发光二极管的阴极加上低电压，就能 使相应笔段发光显示。根据发光数码管技术参数，每只发光二极管正向压降为 Uf=2.1V,正向电流为If=10hiA,最大反向电压为Urm=5V。如果使用5V电压去 驱动发光二极管时，则必须串电阻R进行限流保护，此时，应取限流电阻R= （5 2.1） V/10mA=300Q。1. 复习教材中有关中规模集成芯片74LS90. 74LS47和ET5161数码管引脚的逻辑功能。2. 拟出用74LS90构成8421 BCD码十进制计数器的实验线路图。3. 拟出用74LS90、74LS47和BT5161 （数码管）构成的计数、译码、显示电路 的电路图。五、实验内容1

22、. 用74LS90芯片、分别构成五分频、六分频、九分频、十分频（5421）计数器。（1）画出四种工作方式的实验电路图。（2）输入连续脉冲信号，用示波器观察记录输出波形。2. 用74LS90构成8421 BCD码十进制计数器（1）画出实验电路图。（2）输入端CP1接单脉冲信号源，Qd、Qc、Qb、Qa分别接指示灯（发光二极 管）。观察在单脉冲源作用下，Qd、Qc、Qe、Qa按8421 BCD码变化规律。（3）输入端CP1接连续脉冲源，用示波器观察Qd和输入端相对波形，并记录。3. 用74LS90、74LS48及数码管TS547构成计数、译码、显示实验电路。3.6-4所示，将实验结果记录表3.6-

23、3中。 表 23-1-1时间（S）012345678910显示字形2 仿真实验：用74LS90. 74LS47及TS547构成计数、译码、显示电路进行仿真实验。（1）观察Qd、Qc、Qb、Qa的变化（输入用连续脉冲源）。（2）观察十进制数的变化（输入用单脉冲源）。六、报告要求1. 整理实验数据、表格，画出波形图。2. 分析实验结果。七、设计实验用JK触发器（J和K为多输入端）和与非门设计一个异步二一十进制加法 计数器。触发器自行查手册。实验六时序逻辑电路设计一、实验目的1. 掌握简单的时序电路的设计方法。2. 掌握简单时序电路的调试方法。二、实验设备1、实验箱 2、示波器 3、万用表4、74L

24、S74、74LS112、74LS00三、理论准备1时序逻辑电路时序逻辑电路又简称为时序电路。这种电路的输出不仅与当前时刻电路的外 部输入有关，而且还和电路过去的输入情况（或称电路原来的状态）有关。时序 电路与组合电路最大区别在于它有记忆性，这种记忆功能通常是由触发器构成的 存贮电路来实现的。图3.41为时序电路组成示意图，它是由门电路和触发器构 成的。XIX2Xi在这里，触发器是必不可少的，因 此触发器本身就是最简单的时序电路。 图 3.41 中，X （XI、X2Xj）为外部输入信号,Z （Zl、Z2Zj）为输 出信号，W （Wl、W2Wk）为存贮电路的驱动信号，Y （yl、y2yj）为存贮电

25、路的输出状态。这些信号之间的逻辑关 系可用下面三个向量函数来表示 图3.41时序电路不意图输出方程zS）x（2M”）状态方程他+）=4丫（门他）激励方程叫他）式中3 抽表示相邻的两个离散的时间。Y（生）叫现态，Y （抽）叫次态, 它们都表示同一存贮电路的同一输出端的输出状态，所不同的是前者指信号作用 之前的初始状态（通常指时钟脉冲作用之前），后者指信号作用之后更新的状态。对时序电路逻辑功能的描述，除了用上述逻辑函数表达式之外，还有状态表、状 态图、时序图等。通常时序电路又分为同步和异步两大类。在同步时序电路中，所有触发器的 状态更新都是在同一个时钟脉冲作用下同时进行的。从结构上看，所有触发器的

26、 时钟端都接同一个时钟脉冲源。在异步时序电路中，各触发器的状态更新不是同 时发生，而是有先有后，因为各触发器的时钟脉冲不同，不象同步时序电路那样 接到同一个时钟源上。某些触发器的输出往往又作为另一些触发器的时钟脉冲， 这样只有在前面的触发器更新状态后，后面的触发器才有可能更新状态。这正是 所谓“异步”的由来。对于那些由非时钟触发器构成的时序电路，由于没有同步 信号，所以均属异步时序电路（称为电平异步时序电路）。2. 同步时序电路的设计同步时序电路设计的关键在于求出驱动方程和输出方程，其设计的具体步骤 如下：（1）根据设计要求画出原始状态图。（2）状态化简。（3）状态分配，确定触发器个数及类型。（4）列出结合真值表。（5）求出驱动方程和输出方程。（6）画逻辑图。（7）检查能否自启动。3. 异步时序电路的设计在异步时序电路中，由于各触发器不是同时翻转的，所以要为每个触发器选 择一个合适的时钟脉冲信号，这在同步时序电路设计中是不需要考虑的。各时钟 信号选得是否恰当，将直接影响电路的复杂程度。选择的原则是：第一，在触发 器状态需要更新时，必须有时钟脉冲到达。第二，在上述条件下，其它时间内送 来的脉冲越少越好。这有利于驱动方程的化简，因为在没有时钟脉冲时，触发器 的输入可以作为任意项处理。各触发器时钟脉冲的选择通常是在时序图上进行。异步时序电路的设计与同步时序电路