数字电路与逻辑设计期末模拟题及答案

1、数字电路与逻辑设计期末模拟题选择题1、( 36.7 ) io 的 8421BCD码为。()A ( 0110110.101)8421BCD B、(0011110.1110 )8421BCDC ( 00110110.0111)8421BCD D、(110110.111)8421BCD2、与(6B.2 ) 16相对应的二进制数为()A ( 1101011.001 ) 2 B 、( 01101010.01 ) 2C (11101011.01 ) 2D、( 01100111.01 ) 23、在BCD码中，属于有权码的编码是()A、余3码 B、循环码C、格雷码D 、8421码4、 如图1-1所示门电路，按

2、正逻辑体制，电路实现的逻辑式F=()A、A?B?C B、A?B?C其表示的逻辑关系是（）A、 F=A BB、F=A+BC、F= A B D、F= A BC、A+B+C D、A B C6、下列器件中，属于组合电路的有（）A、计数器和全加器B 、寄存器和比较器C、全加器和比较器、计数器和寄存器7、异或门F=A B两输入端 A B中，A=0,则输出端F为（）A A B B 、B C 、B D 、08、 已知4个组合电路的输出 F1F4的函数式非别为：F1=AB+A C,F2=AB+A CD+BC F3=A B +BC , F4= （A+B ） （ A + C ）,则不会产生竞争冒险的电路是（）A、电

3、路1 B 、电路2 C 、电路3 D 、电路49、边沿触发JK触发器的特征方程是（）n 1nnn 1nnA、B= J +k B、B = J+kCB n 1=J+k n D、B n 1=J n+K n10、用n个出发器件构成计数器，可得到的最大计数长度为（）A n B 、2n C 、n2 D、2n11、（011001010010.00010110 ） 8421BCD所对应的十进制数为（）A （652.16 ） 10B、（1618.13 ） 10C (652.13 ) 10D、(1618.06 ) 1012、八进制数(321) 8对应的二进制数为()A (011010001 ) 2B、(11001

4、1 ) 2C (10110111) 2 D (1101011) 213、与(19) 10相对应的余3BCD码是()A (00101100) 余 3BCDB、 (01001100) 余 3BCDC (00110101 ) 余 3BCDD、(01011010) 余 3BCD14、 如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=()B C C 、A+B+C D、ABC15、如图1-4所示的波形图表示的逻辑关系是（）A F= A B B、F=A+B C、F=A B D、F=A B116、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）成 00 0111 10100110中中

5、17、组合逻辑电路的特点是（）A、含有存储元件 B 、输出、输入间有反馈通路C电路输出与以前状态有关D 、全部由门电路构成18、函数 F=AC ABB C，当变量取值为（），不会出现冒险现象。D 、 A=B=0C 、A=1，C=0RS触发器的特性方程是（）A B=C=1 B 、 B=C=019、由与非门组成的基本S. R0 nDRS01Sj R。nR0S01n 1nn 1 S R nS0R0 S0R0B、 C、R0S01R0S0120、4个触发器构成8421BCD码计数器，共有（）个无效状态。A 6 B 、8 C 、10 D 、不定二、填空题1、（ 67） io所对应的二进制数为 和十六进制数

6、为 2、 逻辑函数 F=AB+A B的对偶函数F，= 3、 在数字逻辑电路中，三极管主要工作在 两种稳定状态。4、 如图2-1所示电路能实现的逻辑关系是F= 。5、CMOS专输门组成的电路如图 2-2所示，当C=0时，U0=当 C=1 时，U0= 。6、四选一数据选择器，AB为地址信号，I 0=13=1, I 1=C, I2= C，当AB=00时，输出F= ;当AB=10时，输出 F=。7、3线一8线译码器如图2-3所示，他所实现函数 F=ALBCT-&时序逻辑电路一般由 和 两分组成。9、 半导体存储器，根据用户对存储器进行操作分为 和 两大类。10、 十进制数（56） 10转换为二进制数为

7、 和十六进制数为 11、 逻辑函数 F=A- （B+C） 1的反函数F =12、 由于二极管具有 特性，因此可作为开关元件使用。13、由oc门构成的电路如图2-4所示，F的表达式为 BC14、如图2-5所示电路中，F的表达式为 15、八选一数据选择器电路如图2-6所示，他所实现函数 F=rL2 10AAA%八选一数扌居选择器12 【3 訂（5I?16、3线-8线译码器电路如图 2-7所示，它所实现函数Fi=恰W 巾啊也总Y衣丫了 3线-8线译码器A: Al AoABC17、 JK触发器，要使 n 1n，则输入J=K= ;或J=，K 18、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有

8、关。 型时序电路的输出仅与电路内部的状态有关。19、 RAM由若干基本存储电路组成，每个基本存储电路可存放 。三、分析化简题1、化简函数(1) 丫1= ( AB AB C+ABC ) (AD+BC (代数法化简)(2) Y2=AB+B D +BCD+A B C (卡诺图化简)(3) 丫3 (A、B、C D) =m(1,2,4,12,14)+(5,6,7,8,9,10)为任意项和）（卡诺图化简）（ m为函数Y的最小项和,状态方程和输出方程， 画出电路的状态转换图和时序图。II I HCP1JC1KijCl1KQrII IIFi4、图3-3所示电路由555定时器构成，它是什么电路？已知定时电阻R=

9、11KQ,要求输出脉冲宽度 tw=1秒，试计算定时电容 C的数值？Ucc-UcU.-LT C6 0005=jo a5、图3-4电路中74LS290已接成异步十进制计数器，Bo为最低位，B 3为最高位，设计数器输出高电平为3.5v，低电平为0v。当B 30 20 1 0 0=0101时，求输出电压 U0的值？(1) Yi= A B ACD AB BD（代数法化简）(10、11、12、1314、15)（本题8分）（ m为函数Y3的最小项和,IDdi LUIDLIDtjlC10C1AC1EdEj 匕（2）Y2= ac Ad cd（卡诺图化简）(3) Ys (A、B、CD) = m (1、3、5、7、

10、9)为任意项和）（卡诺图化简）&分析图3-6所示电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。,振汤频9、由555定时器构成的多谐振动器如图3-7所示，已知R=1KQ, R2=8.2K Q, C=0.1卩F。试求脉冲宽度 Ti率f和占空比q。(2 )当DbE2DD)=0110 时，U0=?10、图3-8所示电路是倒 T形电阻网络 D/A 转换器，已知R=10KQ, LRe=10V。试求：（1） U0输出范围;四、设计题1、用如下器件实现函数 Y=A B C,画出逻辑图（或阵列结构图）（1）与非门;（2）3线一8线译码器（74LS138）和

11、与非门;（3）八选一数据选择器（74LS151）;（4）ROM的阵列结构图。2、试用置零法将4位同步二进制计数器 74LS161接成十三进制计数器， 并画出状态转换图， 可以附加必要的门电路。Do Dr CjTi74L5161LJp3、用如下器件实现函数Y=( AB)B C画出逻辑图（或阵列结构图）O（ 1 ）与非门;A 2I c)1 1 i CI 6力 Yi Yu y3 y4 洛怡 y774LS138Ao 4j A2$2 Sa3线-8线译码器（74LS138）和与非门; 八选一数据选择器（74LS151）;ROM的阵列结构图。(2)(3)(4)Ai Ao巾R 11【鳥丁74LS1514试用置

12、零法将4位同步二进制计数器 74LS161接成八进制计数器，并画出状态转换图，可以附加必要的门电路。S 61AD3 Cos274LS161Tr-i7yf 0 01 E12 脳 Roo11数字电路与逻辑设计期末模拟参考答案1、C2、A 3 、D4、B5、C6、C7、B 8、B9、C10、D11、A12 、 A 13 、 B14、C15、D16、D17 、 D 18 、 B19、C20、AAB CD0001111000、p八011丿111101L 1I、(1000011 ) 2 , (43) 16 2、饱和及截止4、AC B C 5、Ui1， m+m+m+nm+nm8、19、组合逻辑电路，器，随机

13、读写存储器II、( 111000)2,(38)16 12、U26、 1 ：存储电路10A B C 13 、(A+B) ( AB )3、,C 7、只读存储单向导电14、F=A B 15、F= A B = AB 16、AB AC BC 或 BC AC AB17、m+m2+m+m, mis+nm+nm+m18 、1,19、米利，摩尔20、一位二值代码三、1、(1) Y=ACD+ABC (2) Y2 =AB+ B D + A CD(3) Y3=BD +CD + A C D2、(1)写出逻辑函数式F=A ABCB ABC C ABC = ABC( A B C) =ABC+A=ABC+A B c(2)列真

14、值表A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11(3)由真值表可知当 ABC=OOO或 111 时 F=1 ，否则 F=0所以该电路为“一致电路”3、(1)驱动方程K11(2)状态方程n1nn01on1nn10 1(3)输出方程J 01Ko 1n1Z=(4)状态转换图Z(5)时序图CP 23456q_I_II=01 此电路是一个同步三进制加法计数器电路可自启动。 4、构成单稳态触发器t w=1.1RCAB CD0001111000、1101AZ111 V1 1J10u1 1 3C= =- =0.08310- F=83 F1.1R

15、1.1 10 103/ 3.53.53.53.51 Z=(3+2 +1 +0)1248c / 3.53.53.53.5Ub=-Rl z =2 (3 +2 +1 +c1248当B3 0 2 0 10 0=0101 时5、0)3 53 5U)=(+)2=( 3.5+0.875)=4.375V2 86、( 1) 丫1= A B ACD AB BD=AB ACD =A+B ACD =A+B(2) Y2= AC D(1) 写出输出函数表达式F, A AB BAB A AB BAB AB(A B)(A E)(A B)=AB AB=A BF2 AB A B(2)列真值表A BF1F20 0000 1101

16、0101 101F2是A和B的逻辑与，相(3)由真值表可知，Fi和AB是异或关系，相当于两个一位二进制数相加所得的本位和数; 当于两数相加的进位数，所以该电路是由两个一位二进制数相加的加法电路，又称为半加器。8(1)驱动方程DoDiDon2n0n n0 1(2) 状态方程n 10n 11n 10n2n0n n0 12(4)状态转换图(3) 输出方程Z= 0该电路为一同步五进制计数器，电路可自启动9、60.110- =0.644ms3T1=0.7 ( R1R2 ) C=0.7(1+8.2 )10T=0.7( R12R2 ) C=0.7(1+2 8.2 )3100.110-6=1.218msf=1

17、1.218 10821HZ0.821KHZq=TR-iR2R2 R2064452 %1.21810、(1)U0= UREDn当 CbQDD0=1111 时100=歹15= 9.375V所以输出电压范围为09.375V10(2) U0=-6 3.75v24四、1、Y=AB C= (AB + AB)C= (AB + AB) C +AB AB CB C + A BC + ABC+A B C= (1,2,4,7)(1)与非门Y=ACB ABC BAC ABC = ACB ABC ABC BAC(2) 3线-8线译码器和与非门Ymim2m4m7 =5m2m4m7 =Y|Y2Y7(3)八选一数据选择器I 1=1 2 = 1 4=1 7=1I0=1 3 = 1 5=1 6 = 0(4) ROM的阵列结构图2、11 11011110 r 0000 f 0001. f 0010 k 001J_J.10111010.*1001*1000*0111 八 01103、Y=(AB AB) C(AO B) C = ABC(