一个合格的FPGA工程师需要掌握哪些知识

1、一个合格的 FPGA 工程师需要掌握哪些知识？这里根据自己的一些心 得总结一下，其他朋友可以补充啊。1. Verilog 语言及其于硬件电路之间的关系。2. 器件结构（最好熟练掌握 Spartan3 ， Vertix4 系列的器件结构，及其 资源于 Verilog 行为描述方法的关系。 ）。3. 开发工具（熟练掌握 Synplify,Quartus ，ISE,Modelsim） 。4. 数字电路（组合电路，触发器，特别是 D 触发器构成分频器，奇数倍 分频占空比为 50% ，时序电路，并且能用 Verilog 语言描叙。）。5. 熟悉 FPGA 设计流程（仿真，综合，布局布线，时序分析） 。6

2、. 熟练掌握资源估算（特别是 slice,lut,ram 等资源的估算）。7. 同步设计原理。8. 熟练掌握基本概念（如建立时间，保持时间，流量（即所做FPGA 设计的波特率）计算，延迟时间计算（所做 FPGA 设计），竞争冒险，消 除毛刺的方法等等） 。9. 具备具体设计经验（对应届生而言如毕业设计） 。10. 良好的设计思路（流水线设计即熟称打拍子，在速率资源功耗之间 的折中考虑）。一个合格的 FPGA 工程师至少在以下三个方面的一个非常熟悉：1. 嵌入式应用2. DSP 应用3. 高速收发器应用将自己的走过的弯路和总结的经验与大家分享一下， 希望对您有一点点 的参考价值。首先从先从如何成

3、为一个合格的设计者说起吧！ 初学者觉得一切都是挑 战，一切都新鲜，不知从何处下手。我总结了学习 EDA 逻辑设计的 4 个步骤，请拍砖！1。首先，应该好好学习一下 FPGA/CPLD 的设计设计流程。 不要简单的以为就是设计输入仿真综合实现那么一回事， 要抠细，要学精，要多问每个步骤的注意事项，区分相关步骤的联系和 区别。比如要搞清楚功能仿真、综合后仿真、 Translate 后仿真、 Map 后的仿真、布局布线后仿真的作用都是什么，什么时候应该做，什么时 候可以不做这些仿真！ 学习清楚了设计流程最大的好处就是有利于培养 良好的 EDA 设计习惯，日后会受益非浅！2。关于设计输入和 Codin

4、g Style 。设计输入最好学习 HDL 语言， Verilog 、VHDL 都可以，可以把状态机 输入和原理图输入作为补充内容， 但不是重点。我在前面的帖子已经反 复强调了 Coding Style 的重要性。因为它是逻辑设计人员的一个基本 业务素质。而且 Coding Style 不是看几篇文章， 学几条原则就能够成为 高手的，他需要您在工作中不断的体会和积累，在学习的最初，有Coding Style 的意识，设计者就会有意的积累，对日后发展很有好处。 反之则后患无穷。3。培养硬件的意识，培养系统的观念。 我也在交流和授课的时候很强调硬件意识，如果从形式上看， 逻辑设计 随着智能化和优化

5、手段的不断发展最后会越来越灵活， 越来越简单。比 如我们现在在使用大型 FPGA 时就很少谈如何用 Floorplanner 优化， 手动布线，如果用手动方式，其工作量太大了啊！一个设计的优劣，关 键看其设计者的硬件意识，和系统意识。 硬件意识就是要求先做到对设 计的硬件胸有成竹， HDL 代码仅仅是一个表述心中硬件的工具。 系统意 识要求设计者有宏观的观念， 对设计的全局有个合适的安排， 比如时钟 域，模块复用，约束，面积，速度等问题。要知道在系统上复用模块节 省的面积远比在代码上小打小闹来的实惠得多。4。最后才是工具软件的使用。现在 EDA 软件都越来越友好，越来越 “傻瓜化 ”，如果您费

6、了 1 年还没 有基本摸清软件的使用，我敢说，那是一个比较烂的软件（起码在用户 接口上），因为这是和 EDA 这种方式的理念背道而驰的。 但是作为设计 者，软件是工具，应该熟练掌握各个步骤不同方面的软件，这样才能最 大程度地发挥您的聪明才智，才能使您如虎添翼！需要对相关器件的要有一定的了解，对和这些器件之间的控制、数据交 换等通信要清晰， 对性能和功能清楚。 而且作为基本的素质要求要能看 懂原理图，和 PCB 要不没法调试，呵呵。另外比较重要的一点是对 FPGA 设计的一些基本原则要有一个清晰的 认识，比如：“面积和速度的互换 ”，“流水线设计方式 ”，“乒乓操作 ”。 对最基本和最常用的模块要非常熟悉， 比如单口 /双口 RAM ，同步 /异步 FIFO 等等。除了问题要多想想自己的设计。虽然综合，布线工具的性能有差异，但 是一个设计的优劣根本还是设计者的思路是否巧妙。 当我们的设计达不 到要求或者性能太差的时候， 请不要埋怨综合工具太滥， 布线结果太差