微机原理与接口技术习题答案

1、微机原理与接口技术习题答案、单项选择题1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为 ( D )。A、32位B、16 位C、8 位D、都可以2、在下面关于微处理器的叙述中，错误的是 ( C ) 。A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片B、一台计算机的 CPU含有 1 个或多个微处理器C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分D、不同型号的 CPU可能具有不同的机器指令3、若用 MB 作为 PC机主存容量的计量单位， 1MB等于( B )字节。A、210个字节B、 220个字节C、 230个字节D、240 个字节4、运算器在执行两个用补码表

2、示的整数加法时，判断其是否溢出的规则为( D )。A、两个整数相加，若最高位(符号位)有进位，则一定发生溢出B、两个整数相加，若结果的符号位为 0，则一定发生溢出C、两个整数相加，若结果的符号位为 1，则一定发生溢出D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出5、运算器的主要功能是 ( C )。A、算术运算 B、逻辑运算 C、算术运算与逻辑运算D、函数运算6、指令 ADD CX，55HBP的源操作数的寻址方式是 (D )。A、寄存器寻址B、直接寻址C、寄存器间接寻址D、寄存器相对寻址7、设(SS)=3300H，(SP)=1140H，在堆栈中压入 5个字数据后，又弹出

3、两个字数据，则 (SP)=(A )A、113AHB、114AHC、1144HD、1140H8、若 SI=0053H，BP=0054H，执行 SUB S，I BP后，则( C)。A、CF=0，OF=0B、CF=0，OF=1C、CF=1， OF=0 D、CF=1，OF=19、已知 (BP)=0100H，(DS)=7000H， (SS)=8000H，(80100H)=24H， (80101H)=5AH， (70100H)=01H， (70101H)=02H，指令 MOV BX，BP执行后， (BX)=(D ) 。A、 0102HB、0201HC、245AHD、 5A24H10、实模式下 80486C

4、PU对指令的寻址由 (A )决定。A、 CS，IPB、DS，IPC、SS，IPD、ES，IP11、使用 80486汇编语言的伪操作指令定义 : VAL DB 2 DUP(，1 2，3 DUP(3)，2 DUP(1，0) 则在 VAL 存储区内前十个字节单元的数据是 ( D)。A、 1， 2，3，3，2，1， 0， 1， 2，3B、1，2，3，3，3，3， 2， 1，0，1C、 2，1，2，3，3，2，1， 0D、1，2，3，3，3，1，0，1，0，112、下列四条指令都可用来使累加器清 0，但其中不能清 进位位的是(C ) 。A、XOR AL，ALB、AND AL，0C、MOV AL，0D、S

5、UB AL，AL13、若(AX)=96H，(BX)=65H，依次执行 ADD AX，BX指令和 DAA指令后， (AL)=(C 。)A、 0FBHB、01HC、61HD、0BH14、下列能使 CF标志置 1的指令是 (C ) 。A、 CMCB、CLC C、STC D、CLD15、MOV AX，BP+SI隐 含使用的段寄存器是 (D )。A、 CS B、 DSC、ES D、SS16、计算机工作中只读不写的存储器是 ( B )。A、 DRAMB、ROMC、SRAMD、EEPROM17、下面关于主存储器(也称为内存 )的叙述中，不正确的是 ( B )。A、当前正在执行的指令与数据都必须存放在主存储器

6、内，否则处理器不能进行处理B、存储器的读、写操作，一次仅读出或写入一个字节C、字节是主存储器中信息的基本编址单位D、从程序设计的角度来看， cache(高速缓存)也是主存储器18、CPU对存储器或 I/O 端口完成一次读 / 写操作所需的时间称为一个 ( B )周期A、指令B、总线C、时钟D、读写19、存取周期是指 ( D )。A、存储器的写入时间B、存储器的读出时间C、存储器进行连续写操作允许的最短时间间隔D、存储器进行连续读 /写操作允许的最短时间 3 间隔20、下面的说法中， ( C )是正确的。A、EPROM是不能改写的B、EPROM是可改写的，所以也是一种读写存储器C、EPROM是可

7、改写的，但它不能作为读写存储器D、EPROM只能改写一次 21、主存和 CPU之间增加高速缓存的目的是 ( A )A、解决 CPU和主存间的速度匹配问题B、扩大主存容量C、既扩大主存容量，又提高存取速度D、增强 CPU的运算能力22、采用虚拟存储器的目的是 ( C )。A、提高主存速度B、扩大外存的容量C、扩大内存的寻址空间D、提高外存的速度23、某数据段位于以 70000 起始的存储区，若该段的长度为 64KB，其末地址是 ( C )。A、70FFFH B、80000HC、7FFFFHD、8FFFFH24、微机系统中的存储器可分为四级，其中存储容量最大的是 ( D )。A、内存B、内部寄存器

8、C、高速缓冲存储器D、外存25、下面的说法中， ( B )是正确的。A、指令周期等于机器周期B、指令周期大于机器周期C、指令周期小于机器周期D、指令周期是机器周期的两倍26、按与存储器的关系， I/O 端口的编址方式分为( C )。A、线性和非线性编址B、集中与分散编址C、统一和独立编址D、重叠与非重叠编址27、在中断传送方式下，主机与外部设备间的数据传送通路是(A )。A、数据总线 DBB、专用数据通路C、地址总线 ABD、控制总线 CB28、状态信息是通过( A )总线进行传送的。A、数据B、地址C、控制D、外部29、下列总线中，属于局部总线的是(D )。A、ISAB、EISAC、MCAD

9、、 PCI30、利用程序查询方式传送数据时， CPU必须读(A )以判断是否传送数据。A、外设的状态B、DMA 的请求信号C、数据输入信息D、外设中断请求31、CPU与外设间数据传送的控制方式有 ( D )。A、中断方式B、DMA 方式C、程序控制方式D、以上三种都是32、CPU与 IO 设备间传送的信号有 ( D )。A、数据信息 B、控制信息 C、状态信息 D、以上三种都是33、在中断方式下，外设数据输入到内存的路径是 ( D )。A、外设数据总线内存 B、外设数据总线 CPU内存C、外设 CPUDMAC内存D、外设 IO 接口 CPU内存 34、CPU响应中断请求和响应 DMA 请求的本

10、质区别是 ( D )A、中断响应靠软件实现（B）速度慢（C）控制简单D、响应中断时， CPU仍然仍控制总线，而响应 DMA 请求时， CPU要让出总线35、将微处理器、内存储器及 I/O 接口连接起来的总线是（ C ）。A、片总线 B、外总线 C、系统总线 D、局部总线36、在下列指令中，能使 PC机 CPU对 I/O 端口进行读写访问的是（ C ）。A、中断指令B、串操作指令C、输入输出指令D、传送指令37、下列几种芯片是 PC机的常用芯片，它们之中可接管总线控制数据传送的是（D ）。A、定时器 / 计数器芯片B、串行接口芯片C、并行接口芯片D、DMA 控制器芯片38、下列几种芯片是 PC机

11、的常用 I/O 接口芯片， 它们之中可接管总线控制数据传送的是 （ B ）A、 8253AB、8237AC、8259AD、8255A39、在下列指令中 ,能使 PC机 CPU对 I/O 端口进行读写访问的是（ C ）。A、中断指令B、串操作指令C、输入 /输出指令D、传送指令40、将微处理器、内存储及 I/O 接口连接起来的总线是（C ）。A、片总线B、外总线C、系统总线D、内部总线41、支持无条件传送方式的接口电路中，至少应包含 （ D ）。A、数据端口，控制端口B、状态端口C、控制端口D、数据端口42、CPU与慢速的外设进行数据传送时，采用 （ B ）方式可提高 CPU的效率。A、查询B、

12、中断C、DMAD、无条件传送43、当采用 （ A ）输入操作情况时，除非计算机等待，否则无法传送数据给计算机。A、程序查询方式B、中断方式C、DMA 方式D、 IOP 处理机方式44、微机中地址总线的作用是 （ C ）。A、用于选择存储单元B、用于选择进行信息传输的设备C、用于指定存储单元和 I/O 设备接口电路的选择地址D、用于确定操作对象45、计算机使用总线结构便于增减外设，同时 （ C ）。A、减少了信息的传输量B 提高了信息的传输量C、减少了信息传输线的条数D、增加了信息传输线的条数46、若 AL=3BH，AH=7DH，则 AL和 AH中的内容相加后， 标志 CF、SF和 OF的状态分

13、别是（ A ）A、 0、 1、1B、1、1、1C、0、0、 0D、 1、1、047、若 AL=3BH，AH=7DH，则AL和 AH中的内容相减后，标志 CF、AF和PF的状态分别是（ B ）A、0、0、1B、1、1、1C、0、1、0D、1、0、048、下列有关指令指针寄存器的说法中，哪一个是正确的（B ）A、IP存放当前正在执行的指令在代码段中的偏移地址B、IP存放下一条将要执行的指令在代码段中的偏移地址C、IP存放当前正在执行的指令在存储器中的物理地址）进行访问。D、IP存放当前正在执行的指令在存储器中的段地址49、最小模式时，当 M/ IO为低电平时，表示 CPU正在对（BA、存储器B、

14、I/O 端口C、外部存储器D、EPROMCPU工作在最小模式，为低电平时， CPUCPU工作在最小模式，为高电平时， CPUCPU工作在最小模式，为高电平时， CPUCPU工作在最小模式，为低电平时， CPUD ）D、4nsA、 0780HB、 0820HC、23E20HD、07E0H50、下面有关 MN/ MX的叙述正确的是（C ）A、是工作模式选择信号，由 CPU产生，为高电平时 工作在最大模式B、是工作模式选择信号，由 CPU产生，为低电平时 工作在最大模式C、是工作模式选择信号，由外部输入，为低电平时 工作在最大模式D、是工作模式选择信号，由外部输入，为高电平时 工作在最大模式51、某

15、 CPU的主频为 250MHZ，则它的时钟周期为（A、 250nsB、50nsC、 40ns52、如果访问存储器时使用 BP 寻址，则默认的段寄存器是（D ）A、 CSB、ESC、DSD、SS53、某单元在数据段中，已知 DS=1000H，偏移地址为 1200H，则它的物理地址为（ B ） A、 10000HB、 11200H C、 12100H D、13000H54、某系统中，已知 SS=2360H，SP=0800H，若将 20H个字节的数据入栈， 则 SP的内容为（ D ）55、某系统中，已知建立堆栈时 SS=2360H， SP=0800H，经过一段时间后， SP的内容变为 0700H，

16、则堆栈中有多少个字的数据（ A ）A、 80HB、50HC、100 D、100H 56、在下列伪指令中定义字变量的是 （ B）。A、 DD B、DW C、DQ D、DT57、下列指令中，能使 AL的内容固定为偶数的是 （ C）。A、ADD AL，01 HB、OR AL，0FEHC、AND AL，0FEHD、XOR AL，0FEH58、改变（ C）寄存器的值，可改变堆栈中栈顶元素的位置 A、 BPB、IPC、SP D、BX59、加减类运算指令对标志位的状态 （ A）。A、有影响B、部分影响C、无影响D、任意60、当 AH=（ C时） ，执行 INT 21H指令可在屏幕上显示一组字符。A、 01H

17、B、 02HC、 09HD、0AH61、已知 VAR DW 1，2，$+2，5，6 若汇编时 VAR分配的偏移地址是 2010 和，则汇编后 2014H 单元的内容是 （ D）。62、若某数据段位于存储区A、 6HB、14HC、5H D、16H68000H7FFFFH，则该数据段的段基址是 （ D）。A、 68000HB、 7FFFFHC、6000HD、6800H63、SP的作用是用来指示（A）A、栈顶元素的有效地址B、下一条要执行指令的地址C、下一条要取的指令的地址D、栈底元素的有效地址64、在数据传送指令执行过程中，不能直接与立即数进行传送的是（ B）。A、通用寄存器B、段寄存器C、存储器

18、D、通用寄存器和存储器65、转移类指令对标志位的状态（ C）。A、有影响B、部分影响C、无影响D、随意66、欲从存储单元取某操作数，可采用（D）。A、寄存器寻址、寄存器间接寻址B、立即寻址、直接寻址C、立即寻址、寄存器间接寻址D、寄存器间接寻址、直接寻址67、在指令 MOV AX，0 执行后， CPU状态标志位 ZF 的取值（ D）。A、为 0B、为 1C、不确定D、不改变68、已知 AL=H，BL=00010101H，执行 ADD AL，BL指令后，OF、SF、CF、ZF标志的状态为 （ B）。A）、1、0、1、1B、1、1、0、0C、0、0、1、1D、0、 1、 0、169、下列指令中，错

19、误的是（ C）。A、MOV BX，OFFSET BUF B、LEA S，I BUF C、LEA D，I OFFSET BUF D、MOV BP，SEG BUF70、输入 /输出指令对标志位的状态（ C）。A、有影响B、部分影响C、无影响D、任意71、用 3片 8259A级联，最多可管理的中断数是 ( B )A、24级B、22 级C、23 级D、21 级72、CPU响应 INTR和 NMI 中断时，相同的必要条件是 ( A )。A、当前指令执行结束B、允许中断C、当前访问内存结束D、总线空闲73、通常，中断服务程序中的一条STI指令目的是 ( B )。A、允许低一级中断产生B、开放所有可屏蔽中断

20、C、允许同级中断产生D允许高一级中断产生74、特殊屏蔽方式要解决的主要问题是 ( C )。A、屏蔽所有中断B、设置最低优先级C、开放低级中断D、响应同级中断75、对可编程接口芯片进行读 / 写操作的必要条件是( D ).A、RD=0 B、WR=0 C、RD=0或 WR=0 D、CS=0D )。76、用两只中断控制器 8259A级联后， CPU的可屏蔽硬中断可扩大到(A、64级B、32级C、16 级D、15级77、在 PC机中，启动硬中断服务程序执行的是(B )。A、主程序中安排的中断指令B、中断控制器发出的中断请求信号C、主程序中安排的转移指令D、主程序中安排的调用指令78、如果有多个中断请求

21、同时发生，系统将根据它们的优先级高低，响应优先级最高的中断请求， 若要调整响应顺序 ,则应使用(C )。A、中断嵌套B、中断响应C、中断屏蔽D、中断向量79、当系统发生某个事件时， CPU暂停现行程序的执行转去执行相应程序的过程， 称为( B )A、中断请求B、中断响应C、中断嵌套D、中断屏蔽80、8086/8088CPU采用( B )方式，保证在有多个中断源的中断系统中，确定一个中断源并 转入相应的中断服务程序。A、中断向量 B、向量中断 C、优先排队 D、并行工作81、运算器由很多部件组成，其核心部分是 ( B )。A、数据总线B、算术逻辑单元C、累加器D、多路开关82、在一般的微处理器中

22、， ( D )包含在 CPU中。A、内存B、输入 /输出单元C、磁盘驱动器D、算术逻辑单元83、80486CPU的标志寄存器中， OF 标志表示运算结果的 ( C )情况。A、进 /借位B、符号C、溢出D、辅助进位84、若某数据段位于存储区 38000H47FFFH，则该数据段的段基址为( D )A、38000HB、47FFFHC、3000HD、3800H85、程序设计中所使用的地址是( A )。A、逻辑地址B、有效地址C、物理地址D、段基址86、80X86 执行程序时，对存储器进行访问时，物理地址可由(B )组合产生A、 SS和 IPB、CS和 IPC、DS和 IPD、CS和 BP87、某处

23、理器与内存进行数据交换的外部数据总线为 32 位，它属于( C)。A、 8位处理器B、 16位处理器C、32位处理器D、64 位处理器88、在堆栈操作中，隐含使用的通用寄存器是(D )。A、 AXB、 BXC、SID、SP89、主要决定微机性能的是(A )A、 CPUB、耗电量C、质量D、价格90、十进制负数 38 的八位二进制补码是(B )A、 01011011BB、 BC、BD、01011010B91、设 AL=7FH，要使 AL=80H，应使用下列哪一条指令 ( D )。A、AND AL，80HB、OR AL，80HC、XOR AL，80HD、NOT AL92、在执行十进制调整指令 DA

24、A，DAS之前必须将结果存放于 ( C )中。A、 AXB、AHC、ALD、BL93、下列指令执行后影响标志位的是 ( C ) 。A、 MOVB、PUSH C、ADDD、XCHG94、唯一能对应存储单元的地址是 ( A )。A、物理地址B、端口地址C、有效地址D、逻辑地址95、计算机能直接执行的语言是 ( A )A、机器语言B、汇编语言C、高级语言D、程序设计语言96、需采用先进后出原则操作的存储区是( D )。A、寄存器组B、地址缓冲器97、寄存器 SP用于对( B )的操作。C、数据寄存器D、堆栈区A、空闲单元B、堆栈单元C、数据单元D、指令单元98、若(BX)=1000H，(DS)=20

25、00H，(21000H)=12H，(21001H)=34H，执行 LEA SI，BX指令后， SI寄 存器的内容是 ( C )。A、 1234HB、3412HC、1000HD、0010H99、若(AL)=80H，执行 NEG AL指令后， CF和 OF标志位的状态分别为 ( C )。A、0和 0B、0和 1C、1和0D、1和 1100、若要完成(AX)*7/2 运算，则在下列四条指令之后添加 ( C )指令。 MOV BX，AX ;MOV CL，3 ;SAL AX，CL ;SUB A，X BX( ) 。A、ROR AX，1B、SAL AX，1C、SAR AX，1D、DIV AX，2101、计算

26、机的主内存有 3K 字节，则内存地址寄存器需 ( C )位就足够。A、 10B、 11C、 12D、13102、若 256KB的 SRAM具有 8 条数据线，那么它具有 ( B )地址线。A、 10B、 18C、 20D、32103、可以直接存取 1M 字节内存的微处理器，其地址线需 ( C )条。A、 8B、 16C、20D、24104、规格为 40968 的存储芯片 4 片，组成的存储体容量为 ( C )。A、 4KBB、8KB C、16KB D、32KB105、一个有 16 字的数据区，其起始地址为 70A0： DDF6H，则该数据区末字单元的物理地址为 ( B )。A、 14E96H

27、B、7E814H C、7E7F6H D、7E816H106、某微型计算机可直接寻址 64M 字节的内存空间，其 CPU的地址总线至少应有 ( D )条A、 20B、30C、16D、26107、对于地址总线为 32 位的微处理器来说，其直接寻址范围可达(D )。A、64MBB、256MBC、512MBD、4GB108、通常高速缓存是由快速 ( A )组成。A、 SRAMB、DRAMC、EEPROMD、Flash109、CPU在执行指令的过程中，每完成一次对存储器或I/O 端口的访问过程，称为(B )。A、时钟周期B、总线周期C、总线读周期D、总线写周期110、某 CPU有 32 条地址线，与之相

28、连的一个 I/O 芯片的口地址为 210H 21FH，则该 I/O 芯片的 片选信号至少应由( D )条地址线译码后产生。A、 16B、10C、4D、6111、设某一个单元的物理地址是 54321H，则正确的逻辑地址表示为(C )A、 4321H：50000HB、54320H：1HC、5430H：0021HD、5432H：00001H112、如果一个程序在执行前 CS=1000H，IP=2000H，该程序的起始地址是( B )A、 3000HB、12000HC、21000HD、 1000H113、如果一个堆栈从地址 1250H： 0100H开始， SP=0050，则 SS的段地址是( B )A

29、、 12600HB、1260HC、1265HD、125BH114、若已知 X补=B，Y补=01001010B，则X Y 补=（A ）A、 BB、BC、BD、溢出115、下列描述正确的是（ B ）。A、汇编语言仅由指令性语句组成B、汇编语言包括指令性语句和伪指令语句C、指令性语句和伪指令语句的格式是完全相同的D、指令性语句和伪指令语句需经汇编程序翻译成机器代码后才能执行116、下列指令中不属于逻辑运算指令的是（B）。A、 XORB、CWDC、NOTD、OR117、假定 DX=B，CL=3，CF=1，则执行指令 SHL DX，CL后， DX的值为（ D）。A、 005CHB、0017HC、1700

30、HD、05C8H118、下列指令中不会改变指令指针寄存器内容的是（A）。A、 MOVB、JMPC、CALL D、RET119、伪指令 ENDP告诉汇编程序（ B）。A、宏定义结束B、过程定义结束C、段定义结束D、过程运行结束120、利用DOS系统功能调用的 9号（AH=9）功能，显示一个字符串， 其入口参数应为（ A）。A、 DS：DX=字符串首地址B、DS：DX=字符串末地址C、 CS：DX=字符串首地址D、CS：DX=字符串末地址121、PC机中，确定硬中断的服务程序入口地址的是（C ）。A、主程序中的调用指令B、主程序中的转移指令C、中断控制器发出的类型码D、中断控制器中的中断服务寄存器

31、122、8086/8088 CPU的引脚中，接有硬中断信号的引脚有（C ）。A、15个B、8 个C、2 个D、1 个123、设 8259A 当前最高优先级为 IR5，如果要使该中断在下一循环中变为最低优先级，则OCW2应设为 （ C ）。A、 B、C、D、01100101124、欲读取 8259A的 IMR内容，可（ D ）。A、先向 8259A写入 OCW3。然后读 8259A 的奇地址B、直接读 8259A的偶地址C、先向 8259A 写入 OCW3。然后读 8259A的偶地址D、直接读 8259A的奇地址125、80486CPU响应中断时，自动压入堆栈的信息是 ( D )。A、AX，BX

32、，CX，DX 的内容B、AX，CX的内容C、 CS，IP， SP的内容D、CS，IP，标志寄存器的内容126、实模式下， 80486 管理的内存空间中，地址为00000H003FFH中存放着 ( D )A、用户程序代码B、BIOS代码C、DOS系统代码D、中断向量表127、设某中断服务程序在中断向量表的地址为 :0:70H，则该中断的中断类型码应是 ( D )。 A、 35HB、18HC、 1BHD、1CH128、下列引起 CPU程序中断的四种情况中， ( C )需要由硬件提供中断类型码。A、INTOB、NMIC、INT RD、INT n129、实模式下，对于 80486 微机系统，其中断类型

33、码为 18H的中断向量从内存中物理地址为( D )开始存放，共占 () 个字节。A、 00072H，4B、00048H，2C、00030H，2D、00060H，4130、若 8259工作在自动循环方式下，当前 IR3上的中断请求已执行并返回，则 8 个中断源中优 先级最高的是 ( A )。A、 IR4B、IR2C、IR3D、IR0131、8259A应用中，需对 IR5，IR3进行屏蔽，操作命令字 OCW1应写入 ( B )。A、 D7HB、28HC、53HD、35H132、中断向量可以提供 ( C )。A、被选中设备的起始地址B、传送数据的起始地址C、中断服务程序入口地址D、主程序的断点地址1

34、33、非屏蔽中断的中断类型号是 (B)。A、 1B、 2C、3D、4134、通常情况下，一个外中断服务程序的第一条指令是ST，I 其目的是 ( C )A、开放所有屏蔽中断B、允许低一级中断产生C、允许高一级中断产生D、允许同一级中断产生135、执行返回指令，退出中断服务程序，这时返回地址来自( C )。A、 ROM区B、程序计数器C、堆栈区D、CPU的暂存寄存器136、实模式下， NMI 中断的中断矢量在中断矢量表中的位置是 ( C )。A、由 DOS自动分配B、由程序指定C、固定在已 0008H开始的 2 个字单元中D、固定在中断矢量表表首137、4片 8259级联工作，可管理的外部中断源的

35、级数为 ( D )A、 4B、32C、28D、29138、PC机中为使工作于一般全嵌套方式的 8259 中断控制器能接受下一个中断请求，在中断服务 程序结束处应 ( C )。A、执行 IRET指令 B、执行 POP指令 C、发送 EOI命令 D、发送 OCW3命令139、80486CPU工作在实模式下执行指令 INT 30H时，中断服务程序的入口地址存放在以 ( C ) 开始的两个字节单元中。A、 00120HB、 00090HC、000C0HD、00060H 140、下列说法中，错误的是 ( C )。A、 8259A 的自动 EOI方式只适用于不出现多重中断的场合。B、8259A 的初始化结

36、束后，在写入 OCW2之前，它按完全嵌套方式工作C、在 PC/XT下不能扩展新的 8259A。D、8259A的 8个中断源的中断向量在中断向量表中是连续存放的。141、微机中控制总线提供 ( D )。 A、来自 I/O 设备和存储器的响应信号 C、存储器和 I/O 设备的地址码142、占用 CPU时间最长的数据传送方式是 (A、 DMAB、中断C、查询DB、所有存储器和 I/O 设备的时序信号和控制信号D、上述 (B)(A)C ) 。无条件143、在微型计算机中将各个主要组成部件连接起来，组成一个可扩充基本系统的总线称之为 ( D )。A、外部总线B、内部总线C、局部总线D、系统总线144、现

37、行 PC机中， I/O 口常用的 I/O 地址范围是 ( D )。A、 0000HFFFFH B、0000H7FFFH C、0000H3FFFH D、0000H03FFH145、PC机执行输出指令 OUT 时，向相应的 I/O 接口芯片产生的有效控制信号是 ( C )。A、 AENB、IORC、IOWD、ALE 146、当 M/IO=0， W/R=0 时， 80486CPU完成的操作为 ( B )。A、存储器读B、 I/O 读C、存储器写D、I/O 写147、以 80486CPU构成的 PC机，其系统总线至少应采用( C )。A、EISA总线B、S100 总线C、ISA总线D、PC/XT总线1

38、48、通常一个外设的状态信息在状态端口内占有(A )位。A、 1B、2C、4D、8149、按与存储器的关系， I/O 端口的编址方式分为（ C ）。A、线性和非线性编址B、集中与分散编址C、统一和独立编址D、重叠与非重叠编址150、在中断传送方式下，主机与外部设备间的数据传送通路是（A ）。A、数据总线 DBB、专用数据通路C、地址总线 ABD、控制总线 CB151、状态信息是通过（ A ）总线进行传送的。A、数据B、地址C、控制D、外部152、下列总线中，属于局部总线的是（D ）。A、ISAB、EISAC、MCAD、 PCI153、利用程序查询方式传送数据时， CPU必须读（ A ）以判断是

39、否传送数据。A、外设的状态B、DMA 的请求信号C、数据输入信息D、外设中断请求154、若 8259A工作在自动循环方式下，当前 IR1上的中断请求已执行并返回，则 8 个中断源中优先级最高的是（ A ）。A、IR2B、IR0C、IR7D、IR5）的内容实现155、要屏蔽某外部中断，可通过改变8259A( BA、IRRB、IMRC、ISRD、PR156、欲读取 8259A的 IRR的内容，必须先写（ D ）命令字。A、 ICW1B、OCW2C、ICW2D、 OCW3157、80X86 系统中硬件中断服务程序的入口地址可由（ C ）得到。A、主程序中的调用指令B、主程序中的转移指令158、804

40、86CPU有（ C ）引脚可接收外部中断请求信号。A、15个B、8 个C、2 个D、1 个159、中断控制器 8259A 采用级连方式时最多可管理（ A ）中断源。A、64个B、32 个C、16 个D、15 个160、在下列各种中断中，需由外部电路提供中断类型号的是（D ）。A、INTOB、INT nC、NMID、INTR161、台微型计算机的型号是奔四 800，则其中 800 的含义是（ D ）A、CPU中有 800个寄存器B、CPU中有 800个运算器C、该微机的内存为 800MB D、时钟频率为 800MHZ162、算机内部，一切信息的存取，处理和传送都是以（ D ）形式进行。A、 EB

41、CDIC码B、ASCII码C、十六进制编码D、二进制编码163、位 PC机中整数的有效范围是（A、- 3276832767B、- 3276732767C、065535D、- 32768 32767或 065535164、C ）表示中，二进制数 B 表示十进制数 1A、原码B、反码C、补码D、 BCD码165、位的二进制数的补码形式表示一个带符号数，它能表示的整数范围是（D ）A、 -127+127B、-128+128C、-127+128D、-128+127166、机中运算器和控制器合称为（A ）B ）位（ bit ）组成A、 CPUB、ALUC、主机D、ENIAC167、位的个人计算机，一个字

42、节（ Byte）由（A、4B、8C、16D、32168、机器中浮点数的表示格式如下：阶符阶码尾符尾码15 141211 100当尾数用补码，阶码（阶码基数为 2，尾数以规格化数表示）用补码表示时， - 123 . 625的表示形 式为 （ A）。A、010B、010C、001D、110169、能上，8086的 CPU由（ C）两部分组成。A、SP、ALU B、控制器、 FLAGSC、 EU、 BIUD、EU、ALU170、存器 FLAGS中存放两类标志，即（B ）。A、符号标志、溢出标志B、控制标志、状态标志C、方向标志、进位标志D、零标志、奇偶标志171、在保护模式下，代码段的段基址存在于

43、（ D）中。A、段选择符B、指令指针寄存器C、段寄存器D、段描述符172、查表指令 XLAT规定，待查表的首址应存入 （ D）中。A、 BPB、SIC、 DID、BX173、取的某一条指令的偏移地址由 （ D）提供。A、 SIB、BPC、 SPD、 IP174、寄存器间接寻址方式中，操作数在 （ C）中。A、通用寄存器B、堆栈C、主存单元D、段寄存器175、运算型指令的寻址和转移型指令的寻址，其不同点在于( A)。A、前者取操作数，后者决定程序的转移地址B、后者取操作数，前者决定程序的转移地址C、两者都是取操作数D、两者都是决定程序的转移地址176、JMP WORD PTR D是I ( A)。

44、A、段内间接转移B、段间间接转移177、INC指令不影响 ( B)标志。A、 OFB、CFC、SFD、ZF178、逻辑移位指令 SHL用于( C)。A、带符号数乘 2B、带符号数除 2179、算术移位指令 SAR用于( B)。A、带符号数乘 2B、带符号数除 2C、段内直接转移C、无符号数乘 2C、无符号数乘 2D、段间直接转移D、无符号数除 2D、无符号数除 2A、MOV SI，AXB、IN AL，DXC、XOR AX，1234HD、OUT 210H，AL180、下列指令中，有语法错误的是 ( D)181、采用高速缓存 Cache的目的是 ( B )。C、使 CPU全速运行D、扩大寻址空间A

45、、提高总线速度B、提高主存速度 182、堆栈的工作方式是 ( D )。A、先进先出B、随机读写C、只能读出，不能写入D、后进先出183、EPROM是指 ( D )。A、随机读写存储器B、可编程只读存储器C、只读存储器D、可擦除可编程只读存储器 184、连续启动两次独立的存储器操作之间的最小间隔叫( A )。A、存取时间 B、读周期 C、写周期 D、存取周期185、对存储器访问时，地址线有效和数据线有效的时间关系应该是(C )A、数据线较先有效B、二者同时有效C、地址线较先有效D、同时高电平186、微机的内存器可用( A )构成。A、 RAM和 ROMB、硬盘C、软盘D、光盘187、和外存储器相

46、比，内存储器的特点是(C。A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低188、若内存容量为 64KB，则访问内存所需地址线 ( A )条A、 16B、20C、18D、19189、若用 6264SRAM芯片( 8K8位)组成 128KB的存储器系统，需要( A )片 6264芯片。A、 16B、24C、32D、64190、若内存容量为 64KB，则访问内存所需地址线 ( A )条。A、 16B、20C、18D、19二、判断题1、80486 的逻辑段不允许有段的重叠和交叉。( F )2、在 80486 的 32 位标志寄存器中，其每一位都

47、有一定的含义。( F )3、若一个数据块的起始地址为 20A0H:0F6H，则该数据块起始地址的实际地址是 21B60H。 ( F )4、SP的内容可以不指向堆栈的栈顶。( F )5、寄存器寻址其运算速度较低。( F )6、指令 MOV AX，BX的源操作数是寄存器寻址方式。 ( F )7、对堆栈区的操作必须遵循先进先出的原则。( F )8、比较两个带符号数的大小，可根据 CF标志来判断。 ( F )9、逻辑操作符 AND，OR，XOR和 NOT，只能用于数字表达式。 ( T )10、不能给段寄存器赋立即数。 ( T )11、OF位可用来表示有符号数的溢出。 ( T )12、无条件转移指令只能用于段内直接转移。( F )13、MOV AX，BP的源操作数的物理地址为 16*(DS)+(BP。) ( F )14、指令 MOV DI，OFFSET BXS是I 正确的。 ( F )15、指