基于Multisim 的任意进制计数器的设计

1、基于multisim 的任意进制计数器的设计 摘 要 计数器是数字系统中最基本的元件之一，本文系统地介绍了任意进制的计数器的设计方法以及通过在仿真软件上如何实现。 文章首先介绍了计数器的原理以及应用前景，multisim的特点和它用于电路仿真上的优点，能够缩短电路的设计研发时间，大大提高电路开发效率，同时它带有的各种模拟测试设备，可以准确地对电路的各个参数进行测量，可以方便地进电路进行调试。计数器可以用触发器和门电路组合而成，但在实际应用中存在诸多不便，根据需要，通常利用集成计数器来构成任意进制的计数器。在中规模集成计数芯片中，最常见的是十进制计数器74ls160和十六进制计数器74ls161

2、。使用集成计数器构成任意进制计数器构成任意进制的计数器有着明显的优点，可使电路简化，减少连线，提高电路的可靠性。通过对上面这两个芯片的逻辑功能的分析，可通过异步清零法和同步置数法来组成电路，同时可根据需要来确定芯片的个数，当计数小于16时，仅用一个芯片通过门电路连接即可，如果大于16,则需要对芯片进行级联来组成计数电路，有并行级联和串行级联两种方法，通过用multisim仿真能够使我们更好地掌握计数器的设计方法。关键字 ： 计数器 ,级连法,复位法。the design of arbitrary binary counter based on multisim abstract counter

3、 is a basic logic element in digital system.the paper expounds the method and artifice about how to design simple reliable counter in multisim. first of all, ths paper presents the principle of the digital counter.multisim has many advantages in the design of electric circuits .it canimprove the des

4、ign efficiency with multisim.at the same time, with a variety of simulated test equipments, it can accurately measure the various parameters,and then you can easily debug into the circuit. the counter can be combinated with triggers and gates. however, there is a lot of inconveniences in practical a

5、pplications.we usually use the integrated chips to form the arbitrary counters,such as 74160 and 74161.there are many advantages in the way, it can simplify the circuit to reduce the connections, to improve the reliability of circuit. through analysis of the function of the two chips,we can form the

6、 circuits through asynchronous and synchronous method.at the same time,the number of the chips can be determined in need. when the count is less than 16,one chip is enough.if no,you need to cascade more than one chip to form the circuit,it has two ways: parallel cascade and serial cascade.we can gra

7、sp the counter design better in using multisim. key words: counter，cascade，set.目 录摘要 .abstract. 1 引言12 计数器及multisim的简介12.1 计数器简介12.2 multisim的简介33 设计思路和方法43.1 nm时的设计方法43.1.1 复位法53.1.2 预置数法63.2 nm时的设计方法如果nm，则只需一片n进制计数器作适当连接就可以实现。要由n进制计数器设计成m进制的计数器，只需要在计数过程中设法跳过nm个状态就可以了，实现跳越的方法有两种。3.1.1复位法 也称清零法，适用于有

8、置数功能的计数器。按执行复位操作是否需要时钟脉冲配合又分为同步复位法和异步复位方式，大多数集成计数器采用异步清零方式。（1）异步清零：如图3-1所示，计数器从s0状态开始计数到sm状态时译码产生一个清零信号，加到计数器的置零输入端，计数器立刻返回s0状态，开始下一轮计数循环。sm状态只存在极短的时间，只是一个过渡状态，不是稳定状态，在计数循环中不包含状态sm，只有s0-sm一共m个状态，从而构成m进制计数器。（2）同步清零：如图3-2所示，同步清零方式需要时钟脉冲的到来才执行清零操作，没有过渡状态，所以应该以sm1状态译码产生清零信号。在计数循环中包含状态sm-1,也有s0-sm-1一共m个稳

9、定状态，构成m进制计数器。 但应当注意的是：复位法不论采用哪种方式复位都有一个缺陷，那就是计数循环不包含产生进位输出的状态sm-1,所以计数器的进位端不起作用，不会有进位输出，需要另加进位输出电路，使电路复杂：另外，如果采用异步清零方式，由于清零信号存在时间极短，可能会有某些触发器没有完成复位，因此这种方式可靠性不高。 图3-1 图3-2如下图的六进制计数器。 图3-3 六进制计数器电路图3-3图所示电路是采用异步置零法构建的六进制的计数器，从0000开始计数，当qdqcqbqa输出为0110时，担任译码器的与非门u2a输出一个低电平到clr，将计数器置零，回到0000状态。 3.1.2 预置

10、数法 适用于具有预置数功能的集成计数器。如图3-2所示，与清零操作一样，预置数操作也有同步也异步方式之分。同步方式需要有时钟脉冲信号与预置数信号同时作用才执行预置数操作；而异步方式不需要时钟信号的同步，只要有预置数信号就立即执行，与异步复位相似，也存在一个过渡状态。 在具有同步置数功能的计数器中，使用一个稳定状态（称为置数逻辑状态）来产生置数逻辑，当该状态出现时，计数器状态在下一个时钟有效沿来到后回到预置数状态如下图是由十进制计数器74160构成的七进制计数器，将计数输出端qb和q接在与非门7400的两个输入端上，将7400的输出端接在计数器同步置数端，当n-1（）qdqbqcqa=0110,

11、load=0,在时钟脉冲有效沿到来时，由于daba0000,电路被置成0000状态，电路的一个周期中有七个稳定状态，因此为七进制的加法计数器。 图3-4 七进制计数器3.2 nm，然后使用复位法或预置数功能跳过nl m个状态即可，只不过这时复位或预置数操作是对各片集成电路同时进行的。但必须注意的是，最好使用同种型号的计数器芯片进行级连。如果选用的是不同型号集成计数器，必须保证它们的预置数方式或复位方式都要一致（都是同步或都是异步的）。（1） 整体复位法：先将两片74ls161按并行进位方式级连成256进制，因为74ls161的复位方式为异步复位，采用复位法设置计数循环应为00000000-10

12、100010,应以101000011状态译码作为清零信号，同时加在两片74ls161复位端，并将两片的预置数端都接无效电平即可。上述计数循环和复位信号是怎样确定的呢？s0 -sm-1 循环正好组成m进制，由于异步复位方式要有一个过渡状态，所以要以sm 译码作为复位信号。如果计数器本身是同步方式复位的（如74ls163），则应以sm-1 译码作为复位信号，没有过渡状态。用整体复位法将2片16进制变数器并行进位级联构成60进制计数器。这里分析以两片16进制计数器构成m60进制计数器的实验电路为例，采用仿真软件multisim进行分析。用异步清零法将两片16进制构成的6进制和10进制计数器并行进位级

13、联形成60进制计数器时采用并行进位进行级联，如图中将u1,u5分别接成6进制和10进制。将图中的u1,u5预置数控制端load接成+5v，u1的使能端ent，enp是由u5的输出qd，qa所控制。即可实现由00-59循环计数的60进制效果。（2）整体置数法：同样先接成256进制，这时预置数可有256种选择，比如选择计数循环为s5 s167 由于74ls161采用同步预置数方式（167-5+1）163），则应以11111111（状态s255）译码作为预置数信号，预置的数为01011101（状态s93）,这时也可用高位片的进位信号译码作为预置数信号（进位信号预置数法），这样设计出来的电路最简单。如

14、果选用的计数器采用的是异步方式预置数（如74ls191），则要有一个过渡状态。 其实m不是素数也可以用整体预置数法或者整体复位法设置，往往比用拆分法更为简单些。例如用74ls161设计250进制计数器，如用拆分法，可拆分为5510,最少要用三片，采用整体法则只需要用两片即可（因为250256），并且最好用进位信号预置数法，以高位片的进位信号译码作为预置数信号同时加到各片的预置数端。4 应用数字电子时钟的设计及实现 由以上所介绍的计数器的原理及设计方法，下面来简要介绍一下在我们日常生活中离不开的数字电子时钟的设计及实现.4.1数字电子钟结构 数字电子钟结构电路是一个典型的典型的数字电路系统，它由

15、直流稳压电源，秒信号发生器，时、分、秒计数器以及较时和显于电路组成。结构框图如下所示。秒显示器分显示器时显示器秒计时器分计时器时计时器较时电路稳压电路秒脉冲发生器 图4-1 数字电子钟结构框图数字电子钟结构如上图4-1所示，其工作原理：振荡器产生稳定的分频脉冲信号，作为数字钟的时间基准，经过分频器的分频输出标准秒脉冲。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1或12翻1”规律计数。计数器的输出分别由译码器送显示器显示。4.2 时钟电路 即24/12进制递增计数器的设计。由两片74160组成的能实现十二进制和二十四进制的同步递增加数器，如图 4-2

16、 所示。图中个位与十位计数器均接成十进制计数形式，采用同步级联复位方式。选择十进制的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端，当计数器的输出端状态为00100100，立即译码反馈清零，实现二十四进制递增计数；若选择十位计数器的输出端与个位计数器的输出端经与非门控制两片计数器的清零端，当计数器的状态为00010010时，立即反馈清零，实现十二进制递增计数。敲击q键可实现十二进制与二十四进制递增计数器的转换。该计数器用作数字的时计数器。同样为简化数字电子电路可将图13-5的时计数器电子电路用子电路表示如图4-2所示。 图4-2 24/12时钟电路 图4-3 24/12时钟电路4.

17、3 秒/分电路根据计数器74160的功能真值表，利用两片74160组成的同步六十进制递增计数器如图3所示，其中个位计数器（c1）接成十进制形式。十位计数器（c2）选择qc与qb做成反馈端，经与非六（nend）输出控制清零端（clr），接成六进制计数形式。个位与十位计数器的进位之间采用同步级连复位方式，将个位计数器的时位输出控制端（rco）接至十位计数器的计数容许端（ent），完成个位对十位计数器的进位控制。将个位计数器的rco端和十位计数器的qc、qa端经过与六and1和and2由co端输出，作为六十进制的进位输出脉冲信号。当计数器计数状态为59时，co端输出高电平，在同步级联方式下，容许高位

18、计数器计数。电路创建完成后，进行仿真实验时，利用信号源库中的1khz方波信号作为计数器的时钟脉冲源。仿真电路图如图4-4所示。 图4-4 秒/分电路因为秒脉冲与分钟计数均由六十进制递增计数器来完成,为在构成数字钟系统时使得电路简化,图4-4的电路可创建为子电路表示，如图4-5所示。 图4-5 秒钟/分钟计时子电路4.4数字电子钟系统的组成 利用六十进制和24/12进制递增计数器子电路构成的数字电子系统如图4-6所示。在数字电子钟电路中，由两个六十进制同步递增计数器分别构成秒钟计时器和分计时器，级连后完成秒、分计时，由24/12进制同步递增计数器实现小时计数。秒、分、时计数器之间采用同步级连方式

19、。开关q可实现十二进制与二十四进制递增计数器的转换。敲击s和f键，可控制开关s和f将秒脉冲直接引入时，分计数器，实现时计数器和分计数器的校时。 图4-6 数字电子钟系统图5结论计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 利用集成计数器的清零端和置数端归零，从而构成按自然态序进行计数的n进制计数器的方法归纳如下：(1) 用同步清零端或置数端归零构成n进制计数器。（a） 写出状态sn-1的二进制代码，如七进制计数器sn-10101。（b） 求归零逻辑，即求同步清

20、零端或置数控制信号的逻辑表达式，得用与非门的控制，使计数器到达sn-1状态后，在时钟脉冲有效沿到来时回到初始状态。（c） 画连线图。（2） 用异步清零端或置数端归零构成n进制计数器。（a） 写出状态sn的二进制代码，如六进制计数器，sn0110。（b） 求归零逻辑，即求异步清零端或置数控制信号的逻辑表达式，利用与非门的控制，使计数器到达sn状态后，立即回到初始状态。（c） 画连线图。 multisim软件作为电子工作台具有强大的功能，在电子工作台上可以建立各种模拟、数字及混合电路，并进行仿真，对教学和电路设计十分方便。multisim为用户提供了与其它软件共用良好的运行、共享数据、更新结果以及

21、与其它工具之间的集成性，它不但增加了用户设计过程的灵活性和反应速度，而且极大地简化了设计过程，其作用在数字电路的设计中尤为突出。利用multisim工具，用户可以从概念、方法、协议等开始设计系统，大量工作可以通过计算机来完成，并可以将电子产品从电路设计、性能分析到设计出印制板的整个过程在计算机上自动处理完成。通过对时钟电路的仿真和设计，使我更加深刻地掌握了中小规模集成电路的使用以及仿真软件的使用，为今后更好地从事电子方向的研究打下了牢固的基础。 致 谢时光匆匆如流水，转眼便是大学毕业时节，春梦秋云，聚散真容易。离校日期已日趋临近，毕业论文的的完成也随之进入了尾声。从开始进入课题到论文的顺利完成，一直都离不开老师、同学、朋友给我热情的帮助，在这里请接受我诚挚的谢意!四年寒窗，所收获的不仅仅是愈加丰厚的知识，更重要的是在阅读、实践中所培养的思维方式、表达能力和广阔视野。很庆幸这些年来我遇到了许多恩师益友，无论在学习上、生活上还是工作上都给予了我无私的帮助和热心的照顾，让我在诸多方面都有所成长。感恩之情难以用语言量度，谨以最朴实的话语致以最崇高的敬意。同时还感谢四年来帮助和教育过我的张军老师、王霞老师、韩喜亭老师、樊永良老师、罗中建老师、张凤炳老师、陈扬老师、胡代弟老师一路走来，从你们的身上我收获无数，却无以回报，谨此一并表达我的谢