逻辑数字时钟报告

1、 计算机科学与技术学院 课 程 设 计 报 告课程名称：逻辑与数字系统设计专 业：计算机科学与技术 班 级： 10 级 04 班 学 号： 5 姓 名： 马 彦 武 指导老师： 邵 平 凡 2010.09.07 一 课程名称题目九.数字时钟二 设计目的和要求1. 设计目的1）初步掌握数字系统电路的一般设计方法，具备对逻辑电路独立设计能力。2）进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则。3）提高综合运用所学的理论知识，独立分析和解决问题的能力。4）初步掌握对数字系统电路的安装与调试等基本技能。2.设计要求n 设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 n

2、 由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。n 可手动校正时、分时间和日期值。 三 主要内容及功能1. 电路的组成原理数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。数字电子钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时.分.秒的计时器需要60进制计数器和24进制计数器， 60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160计数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时器产生脉冲并分频为1Hz。主题思想如下图示：2.单元电路的设计1

3、) 秒脉冲产生电路该秒脉冲产生电路是由555振荡器和一片74LS90十分频器组成。振荡器自激产生10Hz的脉冲，经由分频器的输入端输入，分频后从输出端输出1Hz的脉冲。如图：2）计数器时分秒的计数是由二-五-十异步计数器芯片74LS90，芯片4511和数码管共同实现的。每块74LS90芯片都各自接为十进制，但分、秒的十位是逢六进一，这样分秒就是六十进制，同时时的计数为二十四进制。数字的显示是4511芯片把输入的二进制数译码成控制七段管的各段位来控制其亮灭。 分、秒的计数显示时的计数显示3) 数字钟数字中系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图:秒脉冲输入使秒

4、的个位开始计数，随之进位到秒的十位，当秒到59后进位到分个位，秒又清零重新计数，依次这样，进位到时，分又清零，直至时分秒都清零，再计数。4）校正电路数字钟应具有分校正功能，一次，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到另一端时，信号产生校正电路处于校时状态。如图：图中两个由一块74157芯片和一个单刀双掷开关构成校正控制电路分别校正时和分，其功能是完全一样的，当开关拨到下面时，开始校正，

5、随脉冲依次递加，当拨到上边时就是正常的计时电路。5）报时电路当分向时进位时会同时给555振荡器一个输入，经过内部转变输出脉冲，连接上喇叭就会发出声响。四 收获与体会经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，对逻辑电路的实际操作有了切身的感受，同时也学会了一种认真、严谨的学习态度。刚开始，由于只有理论，并没有实际操作过，难免有些手忙假乱，东一下西一下的乱搞，毫无目的，几天后还是没有什么进展。最后决定先看看实例，看人家是怎么做的，就在这个过程中，看到了模块化设计的方法，于是我的设计就有了一定的进展。还有就是，理论未必在实践中会有用，还需自己去摸索，请教。无论最后的结果是怎样，你参与了，你就肯定有收获。五 参考文