电子秒表课程设计..

1、电子秒表摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成，并具有清零，暂停功能。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100H Z。计时系统由计数器、译码器、显示器组成。计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方 式。译码器由74LS48构成，显示器由数码管构成。清零,暂停功能由RS触发器构成防抖动开关。具体过

2、程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“ 10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。关键词：计时精度计数器显示器AbstractElectro nic stopwatch is the realizati on of a digital circuit tech no logy,.lt can realize the hour, minu te, sec ond timer.It does not hav

3、e mecha ni cal mea ns and has a Ion ger life, so it has bee n widely used. The prin ciple is a typical digital circuit, which in cludes a comb in ati on logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the sig nal system and tim ing system, and h

4、as cleared pause function. Due to the n eed of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal co

5、unter the decimal and sexagesimal coun ter, which uses asyn chro nous bin ary. The decoder from 74LS48 con stitute display digital tube con stitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse sig nal gen erated by the crystal oscillator and first into the c

6、oun ter, and the n the incoming decoder, a 4-bit sig nal is con verted to 7-bit sig nal of the digital con trol can be displayed, the result by minu te, sec on d, 10 millisec on ds tur n on the digital display. The stopwatch tim ing is 59 minu tes, 59.99 sec on ds, 10 millisec onds is the 150 binary

7、 coun ter, minu te and sec on d is the six decimal coun ter.Keyword: Timing accuracy counter display一设计任务与要求错误！未定义书签二方案设计与论证三单元电路设计与参数计算 6.(1) 信号发生器单元电路 6.(2) 计数器单元 .9(3) 显示及译码单元电路12(4) 控制单元电路 14四总原理图及元件清单15五结论与心得17六参考文献18一、设计任务与要求用74系列数字器件设计一个电子秒表，要求：1. 以0.01秒为最小单位进行显示。2. 秒表可显示0.01秒到60分钟的量程。3. 该秒表具

8、有清零、开始计时、停止计时功能，并能防抖动。 、方案设计与论证电子秒表实际上是一个频率（100HZ进行计数的计数电路。由于秒表计数 的需要，故要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继 续计数等控制功能，同时需要一个分频电路把100kHZ分成100HZ的时间信号达到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 数字电子钟的总体图如 下图1所示。由图可见，数字电子钟由以下几部分组成：555振荡器和分频器组成的秒脉冲发生器；秒表控制开关；一百进制秒、六十进制分计数器和六十进制 秒计数器；以及秒、分的译码显示部分等显示器厂串庖阻译码器E0进制计数器显示器Tj串电阳译码器tJ別进

9、制计数器秒表控制开关0显不器A串电阻译码器1叩进数器皤分频鬆100 Hz图1总体设计方案框图图1中，各单元电路的工作原理图下：(1) 信号发生器：选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。石英晶 振荡器精度很高，一般都需要多级分频。本次设计选用555定时器。(2) 显示电路：电子秒表，需要显示数字，根据设计要求，要用数码管来做显 示器。题目要求最大记数值为 59分59.99秒，则需要一个8段数码管作为秒位(有小数点)和五个7段数码管作为分秒位。要求计数分辨率为 0.0 1秒，那么 我们需要相应频率的信号发生器。(3) 计

10、数器:秒表核心部分一一计数器，此次选择74LS160计数器。它具有同 步置数和异步清零功能。主要是利用它可以十分频的功能。计数脉冲是由 555 定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英 振荡器。 译码器：在选择译码器的时候，有多种选择，如 74LS47, 74LS48等4-7 线译码器。如果选择7447,贝U用来驱动共阴极数码管；如果选择 7448,贝U用来 驱动共阴极数码管。在选择数码显示管时，可以利用六个数码管；也可以借鉴简 易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。 本次设计中选择前一种方法。(5)控制电路：用集成与非门构成基本

11、RS触发器，属低电平直接触发的触发 器，有直接置位、复位、暂停的功能，并能防抖动。三、单元电路设计与参数计算本次课设中，我主要承担了信号发生器、计数器等单元电路的设计及仿真，以及PCB板的设计等任务，先将其内容详细介绍如下：1. 信号发生器单元电路1.1用555定时器构成方波发生器(1) 555定时器引脚排列及功能表1脚：外接电源负端Vss或接地，一般情况下接地。8脚：外接电源Vcc,双极型时基电路Vcc的范围是4.5 16V, CMOS型时 基电路Vcc的范围为3 18V。一般用5V。3脚：输出端Vo2脚：TL低触发端6脚：TH高触发端4脚：Rd是直接清零端。当Rd端接低电平，则时基电路不工

12、作，此时不论 TL、TH处于何电平，时基电路输出为“ 0”该端不用时应接高电平。5脚：Vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准 电压，当该端不用时，应将该端串入一只 0.01尸电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电(2) 用555定时器构成方波发生器电路如下图所示。其中T仁(R1+R2)C1I n2为充电时间T2=R1C1I n2为放电时间T=T1+T2=(R2+2R1)C1I n2为脉冲周期F=1/T为振汤频率经过计算并头际调整，方案为R2=10K R1=100K c1=100 纳法。在实践中，如果用示波器观察到频率不正确，

13、可调整R2来改变频率，减小误差图3 555定时器构成方波发生器muitisim仿真电路调节R2使得多谐振荡器的输出为100Hz时钟脉冲，并接集成芯片74LS00(SA) 的2号管脚,而SA的1号管脚则接暂停/继续按钮，暂停/继续按钮通过高低电平 的转换以及74LS00的与逻辑运算实现对时钟脉冲 CP的封锁与开通控制,而其他 电路不受其影响。74LS00的3号管脚输出接至U1(最低位十进制计数器74LS160 的时钟输入端作为时钟分频计数的基本时钟。在muitisim中仿真结果为:图4仿真结果波形图2. 时钟分频计数单元电路（1）时钟脉冲分频计数总体部分：首先由十进制模块通过串行计数组成 100

14、 分频电路，因为74LS160是同步十进制计数器，在 Q3Q0俞出端为1001 （即9） 时，其进位端TC同时由0变为1,设计过程中采用的是置数清零法，而集成芯 片74LS160为同步置数，此处如果TC直接接入下一级的时钟输入端，则会发生 本位数字为9,而它的高位数字已经进位的现象。要消除这种现象则可以在TC端与下一级的时钟端之间接入一个非门，使得TC输出反相，在本位输出进位脉冲时，其高位时钟接收到的为时钟的无效边沿 （下降沿），而在本位自然清零时， 高位才会接收到一有效时钟边沿（上升沿），从而达到正确进位的目的。而六十进制与下级模块的级连，由于六进制模块在实现过程中已经接入了一 个74LS0

15、0的与非门，故其输出不必再接非门，而是从该输出端接至高位时钟脉 冲端。集成芯片74LS160,其管脚排列如图所示9721076543MRPECLKCETCEPTC3 2 10 p p p P3 2 10 QQQQ1!n111214图5 74LS160管脚排列表2引脚功能如下表所示:输入输出MRPECETCEP 1CLKP3P2P1P0Q3Q2Q1Q0丰0XXXXXXXX0000竹0XXD3D2D1D0D3D2D1D01111XXXX计数110XXXXXX保持11X0XXXXX保持(2)由集成芯片74LS160构成十分频器74LS160本身即为同步十进制计数器，用以构成十分频器直接使用其进位输

16、出端即可，需要注意的是，在级联过程中，因为74LS160计数过程为上升沿有效， 而进位输出时CO端是由0变1,为上升沿，要使计数状态不缺失，需在 CO与下 一级的连接中串入一个非门。如下图所示：+5清零扌空制1MRPE CLKCETCEPP3P2PlP0TCQ3Q2QiQO9时2钟1I10脉/卜、冲112611/|512|413314_4LS16C图6十分频器电路图(3) 使用芯片74LS160构成6进制计数器由74LS160组成的六分频电路如下图所示电路， 给CLK以点动单脉冲或频率 较低的连续脉冲，Q端接发光二极管，观察发光二极管的状态。同时进位输出端 接发光二极管，观察并记录现象，看是否

17、为六进制输出。判断其正确性与可靠性， 经验证该电路动作可靠，输出正确。图7 6进制计数器电路图（4）由十分频电路及六分频电路组成一百分频及六十分频电路 一百分频电路如下图所示：两级十分频电路串联，中间通过 74LS04的一个非门把进位输出端的时钟信 号送入高位的时钟输入端CLK,实现准确的串行进位控制，清零控制端并接，接到 复位/开始控制按钮，实现控制图8 一百分频电路图 六十分频电路如下图所示：一级十分频电路与一级六分频电路串联， 形成串行进位计数，其内部级联与图9六十分频电路图 总体计数电路图为：74LS160各引脚功能如下74LS160功能表-ETEP CPD3 D2 Di DQ3 Q2

18、 Qi QchRDLD0XXX XX X X X0 0 0 010XX fDCBADC EAi110X XX X X X保持*11V*X0 XX X X X保持*1111 tX X X X计数*J图11 74LS160引脚功能表由上图我们可以得到最终的总体计数器各引脚输出波形图为:；O：l：2；3；4；5；疔；7：；9I1IIIIIIIIIIIIHIIIII4|ArLTVLmrmrLJLmI*iii|ii|a|iI*i|pI|IiIitliIIIhiiIiI4IQd |o Io，UIHIIIII41ruirwirmru图12 74LS160引脚输出波形图一百进制和六十进制计数器之间、六十进制和

19、一百进制之间的接法如下图IJ1SAra 向UEDCQ HEK IB1.UEDCD HErCJ； 三=理H卄冊I-EUU12血丽口I士VCCr eVWLCUL13所示。图13总体计数电路图 最终仿真结果为：74O0Hl&A joi rOCg_HEM_ELUEDCD HEX B以及:IJ5DCC HEX OftE别耐-GHFFNDCC HEXCD HEK BLUETX-DJ,-=xaw=?丄d_亠ZLuKD HFX u怦七21U15AzT+ODtrHII IU17A下面对其他单元电路介绍如下：3. 显示及译码单元电路译码驱动电路（74LS47、74LS48）及七段显示数码管（1 ）七段显示数码管

20、实际工作中常采用发光二极管型七段显示数码管来直观地显示数字。它的数字形式如下图所示：丄匚 /I Zl O I匚I I匚二I01234557 S 910 1112 13 14 15(a)riiiH1di-iI9匚二 iijLl L01234557910 11 12 13 14 15图14七段显示数码管数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阴极和共阴极两种。共阴极二极管的公共端接正电源（高电平），a、b、c、d、e、f、g中接低电 平则发光，因此成为低电平有效。共阴极的公共端接地（低电平），a、b、c、d、 e、f、g接高电平则发光，即高电平有效。（2）七段译码驱动电路在七

21、段译码驱动电路中，对应于不同类型数码管有不同的驱动芯片，驱动共阴极数码管用共阴极驱动器（如74LS47），驱动共阴极数码管用共阴极驱动器（如 74LS48）o驱动电路如下图所示（其中74LS48的345管脚均接高电平）:4RBIBI/RBO琴LTf1473156f-33TJ:厂95启 DdCcBbAa1041 I2113也112271311 9 Ada7448图15七段译码驱动电路在这里我们采用74LS48D和 RPAC来构成译码部分，译码器与数码管匹配电 路的仿真图如下.冃和F11B0 il1111111 R7- .碾“10ML沁转*讣斡.Z4LS48Da =KX.|互-S cawa74L5

22、4aDi.眠如.74LSUD.iIL54BDCSwAfflI I LJf * t r * h.强,.护讪:1EDQ=一更耳 :S,图16译码电路图4. 控制电路（1）基本RS触发器用集成与非门构成基本RS触发器，属低电平直接触发的触发器，有直接置 位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出作为与非门的输入控制信号。按动按钮开关J1 （接地），则门1输出=1;门2输出Q=0 J1复位后Q 状 态保持不变。再按动按钮开关J2,则Q由0变为1,门5开启，为计数器启动作 好准备。由1变为0,送出负脉冲，启动单稳态触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作4.

23、7nFC4T卜51 DFRE IkQVCCftVLM3AMLSUUHU22A 3 74LSQ4IJ5 C图12 RS触发器电路(3)单稳态触发器.图13单稳态触发器电路用集成与非门构成的微分型单稳态触发器。 单稳态触发器的输入触发负脉冲 信号Vi由基本RS触发器 端提供，输出负脉冲Vo通过非门加到计数器的清除端 R。静态时，门4应处于截止状态，故电阻R必须小于们的关门电阻 Rf。定时元 件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时， 可以省去输入微分电路的Rp和Cpo单稳态触发器在电子秒表中的职能是为计数器提供清零信号。四、总原理图及元器件清单(1)总体原理图如图14,

24、其中由于译码电路仿真结果不理想， 故实际仿真 电路没有采用。FJ2詈J呂詈頁5TIy图14总体原理图屯Hr(2) 总体原理说明:在仿真软件上接通电源1. 合上复位电路的开关，是电路在工作之前先清零。电子秒表处于复位状态。2. 当第一次按动开关K,产生第一个单脉冲作为基本 RS触发器的时钟，使三 状态控制电路的输出端 Q1产生高电平，经与非门后，使 0.01秒脉冲进入计 数器计数，并译码、显示出来。3. 当第二次按动开关K,产生第二个单脉冲使三状态控制电路输出端 Q1输出 低电平Q2输出高电平，关闭与非门，使计数停止。4. 当需要复位清零时，按动复位电路的开关 K。电路即处于复位状态5. 再按动

25、控制电路开关K时，电子秒表又进入计数状态。(3)元器件清单序 号名称型号参数封装数量备注1R1,R3,R4,R5RPACK VARIABLE 2*7,180AXIAL0.342R7,R8RPACK VARIABLE 2*8,180AXIAL0.323U7,U8,U9,U10,U11,U12,U20,U21,U2274LS160DDIP1694U15A,U24A74LS00DDIP1415U14A74LS04DDIP1416U25555 TIME RATEDVR517R2AXIAL0.31100K8R6AXIAL0.315.1K9C5RAD0.220.01uF10C6RAD0.21uF(4) PCB图* 7+LS160N74LS160N 74LSL60N7-tnsoaN 7