一位全减器的VHDL设计_第1页
一位全减器的VHDL设计_第2页
一位全减器的VHDL设计_第3页
一位全减器的VHDL设计_第4页
一位全减器的VHDL设计_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、一位全减器的VHDL设计 理工学院03电信（2）班黄金凤030303074 一.实验目的 1. 熟悉Max+Plusll和GW48ED开发系统的使用； 2. 掌握一位半减器的VHDL设计； 3. 掌握一位半减器构建一位全减器的方法； 4. 元件例化语句的使用。 二实验原理 由两个半减器和一个或门构成一个全减器。首先，一位半减器的逻辑表达式： diff 二xyxy二x二y s_out 二 xy 输入 输出 X y diff s out 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 表一 半减器的真值表 其次，一位全减器的逻辑表达式: diffr 二 sub_in diff su

2、b_out =s_out +sub_in *diff 输入 输 出 sub_i n s_out diff diffr sub_out 0 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 0 1 表二.一位全减器的真值表 根据上述的真值表了解半减器和全减器，并设计出VHDL的程序。 描述半减器的VHDL的程序如下： ENTITY halfsub IS PORT(A, B:IN BIT; T,C:OUT BIT): END halfsub; ARCHITECTURE halfsub_arc OF halfsub IS

3、BEGIN PROCESS(A, B) BEGIN TI07选择3个作为输入，从 PI08PI015中选择2个作为输出，根据实验箱配备的实验书，选择相应的引脚号输入Assig n/Pin/Locatio n/Chip. ”中。 13. 启动 F订e/Project 中的 Set Project to Current F订e,再启动 Max+Plusl 1/Programmer，点击 Configure 。 14. 根据实验箱相应的数码管的亮暗来判断正确与否。 15. 实验结束关闭计算机和实验箱的电源。 四. 实验仪器 计算机GW-48型EDA实验箱 五. 实验总结 本实验是用VHDL的程序来仿真，根据实验箱上数码管的亮暗以达到全减器的功能。在实验过程中，要特别注意先编译再下载， 要把程序的文件名改为和实体名一样的VHD文件才能使程序编译通过；在设置引脚时，要根据 所选的模式，并在软件的引脚输入相应的实验仪的引脚号，引脚号输入一定要正确，才可以验证实验的准确与否；在编译程序时要 下载所要运行的实验程序，所选的实验仪器名要正确，即要和所作的实验箱相同；选用模式的不同就要用不同的引脚

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论