数字逻辑电路习题集资料(可编辑修改word版)

1、第一章数字逻辑电路基础一、填空题1、模拟信号的特点是在和上都是变化的。（幅度、时间、连续）2、数字信号的特点是在和上都是变化的。（幅度、时间、不连续）3、数字电路主要研究与信号之间的对应关系。（输出、输入、逻辑）4、用二进制数表示文字、符号等信息的过程称为o （编码）5、（11011）, =（）10, （1110110）2 =（人，（21）10 =（L。（27、166、10101）6、（101010）, =（）|0, （74）8 = （）2, （D7）16 = （b。（42、111100、11010111）7、最基本的三种逻辑运算是、o （与、或、非）8、逻辑等式三个规则分别是、。（代入、对偶

2、、反演）9、逻辑函数化简的方法主要有化简法和化简法。（公式、卡诺图）10、逻辑函数常用的表示方法有、和o （真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可）11、任何一个逻辑函数的是唯一的，但是它的可有不同的形式，逻辑函数的各种表示方法在本质上是的，可以互换。（真值表、表达式、一致或相同）12、写出下面逻辑图所表示的逻辑函数Y二。（r = （A + B）C）13、写出下面逻辑图所表示的逻辑函数Y二。（r = （A + B）（A + C）14、半导体二极管具有性，可作为开关元件。（单向导电）15、半导体二极管时，相当于短路；时，相当于开路。（导通、截止）16、半导体三极管作为开关元件

3、时工作在状态和状态。（饱和、截止）二、判断题1、十进制数74转换为8421BCD码应当是（01110100）呦心。（丁） 2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（X）3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。(X)4、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。(X)5、证明两个函数是否相等，只要比较它们的真值表是否相同即可。(J)6、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。(X)7、当决定一件事悄的所有条件全部具备时，这件事惜才发生，这样的逻辑关系称为非。(

4、X)8、在全部输入是“o”的情况下，函数y = aTb运算的结果是逻辑“0”。( X)9、逻辑变量取值的0和1表示事物相互独立而乂联系的两个方面。(J)10、在变量A、B取值相异时，其逻辑函数值为1,相同时为0,称为异或运算。(J)11、逻辑函数的卡诺图中，相邻最小项可以合并。(J)12、对任意一个最小项，只有一组变量取值使得它的值为1. (V)13、任意的两个最小项之积恒为0o ( V)14、半导体二极管因为其有导通、截止两种工作状态，所以可以作为开关元件使用；半导体三极管因为其有饱和、截止、放大三种工作状态，所以其不可以作为开关元件使用。(X)15、半导体二极管、三极管、MOS管在数字电路

5、中均可以作为开关元件来使用。(J)三、选择题1、下列哪些信号属于数字信号(B)oA、正弦波信号B、时钟脉冲信号C、音频信号 D、视频图像信号2、数字电路中的三极管工作在(C)oA、饱和区 B、截止区 C、饱和区或截止区D、放大区3、十进制整数转换为二进制数一般采用(A)A、除2取余法B、除2取整法C、除10取余法D、除10取整法4、将十进制小数转换为二进制数一般采用(B)A、乘2取余法B、乘2取整法C、乘10取余法D、乘10取整法5、在(A)的情况下，函数Y = A + B运算的结果是逻辑“0”A、全部输入是“0” B、任一输入是“0”C、任一输入是“1” D、全部输入是“1”6、在(B)的情

6、况下，函数K =运算的结果是逻辑“1”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1”7、在(D)的情况下，函数Y = AB运算的结果是逻辑“1”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1” 8、逻辑表达式A + BC= (C)9、逻辑表达式ABC= (B)A、A + B + CB、A + B + CC、A + B + CD、10、下列逻辑式中，正确的是(A)A、A + A=AB、A + A = 0C、A + A = D、A A = 11、下列逻辑式中，正确的是(A)A、A = 0B、A = C、A A = 0D、A + A

7、= 012、逻辑函数式AB + AB + AB,化简后结果是(C)A、ABB、A + CC、(A+ 3)(A + C)D、 B + CA、AB B、AB + ABA + B D、ABAB 13、全部的最小项之和恒为(B)A、 0 B、 1 C、 0 或 1 D、非 0 非 114、对于四变量逻辑函数，最小项有(D)个A、 0B、 1C、 4D、1615、正逻辑是指(C)A、高电平用“1”表示B、低电平用“0”表示C、高电平用“1”表示,低电平用“0”表示D、高电平用“0”表示，低电平用“1”表示四、简答题1、数制转换(要求写出必要的讣算过程)(10011011)2 = ()8=()16 答：2

8、33、9B2、数制转换(要求写出必要的汁算过程)(AE)16=()2 =()8答：10101110、2563、数制转换(要求写出必要的计算过程)(1) (125)io=()2(2) (13.375)io=()2 答：(1) 1111101 (2)1101.0114、应用逻辑代数运算法则证明下列各式：(1) AB-TaBAB + AB(2) A(A + B) + B(B + C) + B = B证明：(1)等式右+=+,得证。(2)等式左&=AB + B + BC = B 9 得证。5、应用逻辑代数运算法则证明下列各式:(1) A + B+l +B=A(2) AB + AB + AC+AC =

9、证明：(1) L=AB + AB=AB+AB = A = ii,得证。(2) 左=q(B+N)+7(C + 0)=A+= 1 =右，得证。6、化简逻辑表达式：(1) Y = AB(BC +A)(2) Y = (A+B+C)(B +B + C)(B + C + C)解:(1) Y = AB(BC + A) = ABC + AB = AB(?) Y=(A+B + C)(B +B + C)(B + C+C) =(A + B + C)( + C)(B + 1)=A+B+C7、把下面各逻辑函数写成最小项表达式。(1) Y = AB +BC +AC(2) Y = AB + CB解：（1） Y=ml+m2+

10、m3+m5+m7（2） Y=m2+m4+m5+m6五、分析计算题1、分别采用公式法及卡诺图法化简下列逻辑表达式，并列出真值表。Y = ABC + ABC + ABC + ABC+ABC解：（1）公式法Y = ABC + ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC + ABC + ABC + ABC = AB+AC + BC + ABC = A(B + C) + BC + ABC = ABC + BC + ABC = A + BC（3）真值表（2）卡诺图法（略）22O*Op31-卜3!IpCPIplt30、31Op8、P23323第一章逻辑门电路一

11、、填空题1、在逻辑门电路中，最基本的逻辑门是、和O （与门、或门、非门）2、与门电路和或门电路具有个输入端和个输出端。（多、一）3、非门电路是端输入、端输出的电路。（单、单）4、TTL f电路具有、和等优点。（负载能力强、抗干扰能力强、转换速度高）5、0C门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即。（线与）6、三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为o （高阻态）二、判断题1、与门、或门和非门都具有多个输入端和一个输出端。（X）2、在与门电路后面加上非门，就构成了与非门电路。（J）3、TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。（

12、J）4、门电路的应用日益广泛，利用它的组合产生新逻辑功能，组成触发器、振荡器，并实现各种控 制功能。（丁）（V）D、或非门C、输岀端并联输出D、用于双向传输5、CMOS门电路的输入端在使用中不允许悬空。三、选择题1、输出端可并联使用的TTL门电路是（B）A、三态门 B、0C门 C、与非门2、下面哪项不是三态门的主要用途（C）A、构成数据总线B、用作多路开关四、简答题1、画出逻辑函数l = a b-Tab的逻辑图。2、写出如图所示逻辑图的函数表达式。解：L=AB+BC+AC（第一题）（第二题）第三章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，逻辑电路可分为两大类：和。（组合逻辑电路、时序逻

13、辑电路）2、组合逻辑电路主要是由、和 三种基本逻辑门电路构成的。（与门、或门、非门）3、只考虑,而不考虑的运算电路，称为半加器。（加数和被加数，低位进位）4、不仅考虑,而且考虑的运算电路，称为全加器。（加数和被加数，低位进位）5、是编码的逆过程。（译码）6、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。（选择信号、多个数据、某一数据或一个数据）7、从奇偶校验角度来说，数码1011011是码，1001011是码。（奇性、偶性）8、只读存储器用于存放,它只能按给定地址,而不能o简称为ROM。（信号、读取、写入）9、PLD的基本结构是由和,再加上电路组成的。（与门阵列、或门阵列、输入输出）

14、10、PLD的每个输出是其输入的。（标准与或表达式）二、判断题1、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑 电路，称为组合逻辑电路。（J）2、组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它 们在本质上是相通的，可以互相转换。（J）3、A +久型竞争冒险也称为1型竞争冒险。（X）4、A亍型竞争冒险也称为0型竞争冒险。（X）5、3位二进制译码器应有3个输入端和8个输出端。（J）6、显示译码器只有一种，是发光二极管显示器（LED）o （ V）7、LCD是液晶显示器，是显示译码器的一种。（J）8、3线一8线译码电路是三一

15、八进制译码器。（X）9、十六路数据选择器的地址输入端有四个。（J）10、能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。（X）11、只读存储器是由地址编码器和存储体两部分组成的。（X）12、ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。（J）13、存储器所存储的二进制信息的总位数称为存储器的存储容量。（J）14、用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（J）15、用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（J）三、选择题1、组合逻辑电路的输出取决于(A)A、输入信号的现态B、输出信号的现态C、输出信号的次

16、态D、输入信号的现态和输出信号的现态2、组合逻辑电路是由(A)构成。A、门电路 B、触发器 C、门电路和触发器D、计数器3、组合逻辑电路(B)A、具有记忆功能B、没有记忆功能C、有时有记忆功能，有时没有D、以上都不对4、半加器的逻辑功能是(A)A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、两个二进制数的和的一半5、全加器的逻辑功能是(C)A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、不带进位的两个二进制数相加6、对于两个4位二进制数A (AsArAA。)、B (B3B2B1B。),下面说法正确的

17、是(A)A、如果 A3B3,则 ABB、如果 A3BC、如果 AoB3,则 ABD、如果 AoB7、对于8421BCD码优先编码器，下面说法正确的是(A)A、有10根输入线，4根输出线B、有16根输入线，4根输出线C、有4根输入线，16根输出线D、有4根输入线，10根输出线8、对于8线一3线优先编码器，下面说法正确的是(B)A、有3根输入线，8根输出线B、有8根输入线，3根输出线C、有8根输入线，8根输出线D、有3根输入线，3根输出线9、3线-8线译码电路是(A)译码器A、三位二进制B、三进制 C、三-八进制 D、八进制10、实现多输入、单输出逻辑函数，应选(C)A、编码器B、译码器C、数据选

18、择器D、数据分配器11、实现单输入、多输出逻辑函数，应选(D)A、编码器B、译码器C、数据选择器D、数据分配器12、1路一4路数据分配器有(A)A、一个数据输入端，两个选择控制端，四个数据输出端B、四个数据输入端，两个选择控制端，一个数据输出端C、一个数据输入端，一个选择控制端，四个数据输出端D、四个数据输入端，一个选择控制端，一个数据输出端13、只能读出不能写入，但信息可永久保存的存储器是(A)A、 ROM B、 RAM C、 RPROM D、 PROM14、一个具有n根地址输入线和k条输出线的ROM存储容量是(C)A、nxk B、n2 xk C、2 x k D、n x 2k15、PLA 是

19、指(A)A、可编程逻辑阵列 B、现场可编程门阵列 C、随机读写存储器 D、通用阵列逻辑四、分析计算题1、组合电路如图所示，分析该电路的逻辑功能。dnBCABC1000001010D11100101110111011110Z解：(1)写表达式：P = ABC, L = AP + BP + CP = AABC + BABC + CABC(2) 化简与变换：L = ABC(A + B + C) = ABC + A + B + C = ABC + ABC(3) 山表达式列出真值表：(4) 分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1” ,所以这个电路称为“不一致电路”。2、分析如图所示的

20、组合逻辑电路的功能。A-c卜330“3223P0/Ip1PIp1-0门1、20护w1-23!-wn4+m7）F二，皿 57） (第十二题)(第十三题)13、试用4选1数据选择器74LS151实现逻辑函数：L = AB + BC + AC解：将A、B接到地址输入端，C加到适当的数据输入端。作岀逻辑函数L的真值表，根据真值表 画出连线图。ABC1DOO00 0 10D 100D 111 0 011 0 101 1 011 1 1J第四章触发器一、填空题1、触发器具有个稳定状态，在输入信号消失后，它能保持o （2、稳定状态）2、在基本RS触发器暗中，输入端或石能使触发器处于状态，输入端S或石能使触发

21、器处于状态。（复位、置位）3、同步RS触发器状态的改变是与信号同步的。（CP脉冲）4、在CP有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为o （触发器的空翻）5、同步D触发器的特性方程为o （ 0讪=D ）6、主从触发器是一种能防止现象的触发器。（空翻）7、在CP脉冲和输入信号作用下，JK触发器能够具有、和的逻辑功能。（保持、置0、置1、翻转）8、在CP脉冲有效期间，D触发器的次态方程, JK触发器的次态方程0讪二o （D、JQ + KQn ）9、对于JK触发器，当CP脉冲有效期间，若J二K二0时，触发器状态；若J = K时，触发器或;若J二K二1

22、时，触发器状态o （保持、置0、置1、翻转）10、同步触发器属触发的触发器；主从触发器属触发的触发器。（电平、边沿）11、边沿触发器是一种能防止现象的触发器。（一次翻转）12、与主从触发器相比，触发器的抗干扰能力较强。（边沿）13、对于JK触发器，若J二K,则可完成触发器的逻辑功能。（T）14、对于JK触发器，若J = K,则可完成触发器的逻辑功能。（D）15、将D触发器的D端与0端直接相连时，D触发器可转换成触发器。（T）二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。（X）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（V）3、触发器

23、的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式描述。（J）4、同步D触发器的Q端和D端的状态在任何时刻都是相同的。（X）5、主从触发器能避免触发器的空翻现象。（J）6、主从触发器存在“一次翻转”现象。（J ）7、主从JK触发器和边沿JK触发器的特性方程是相同的。（J）8、釆用边沿触发器是为了防止空翻。（X）9、同一逻辑功能的触发器，其电路结构一定相同。（X）10、仅具有反正功能的触发器是T触发器。（X）三、选择题1、对于触发器和组合逻辑电路，以下（D）的说法是正确的。A、两者都有记忆能力 B、两者都无记忆能力C、只有组合逻辑电路有记忆能力D、只有触发器有记忆能力2、CP有效

24、期间，同步RS触发器的特性方程是（B）。A、= 5 +B、2* = S + RQn （RS=0） C、Qn =S + RQnD、=S + RQt,（RS二0）3、CP有效期间,同步D触发器特性方程是（A）。A、旷B、= Dff C、（2，+l = D Q d、Qn = D4、对于JK触发器，输入J二0、K二1, CP脉冲作用后，触发器的0*应为（A）。A、0 B、1 C、可能是0,也可能是1 D、与0有关5、JK触发器在CP脉冲作用下，若使0屮=页，则输入信号应为（A）oA、J = K= B、J=Q,K=Q C、J=Q、K=Q D、J=K = O6、具有“置0” “置1” “保持” “翻转”功

25、能的触发器叫（A）oA、JK触发器 B、基本RS触发器 C、同步D触发器 D、同步RS触发器7、边沿控制触发的触发器的触发方式为（C）oA、上升沿触发 B、下降沿触发C、可以是上升沿触发，也可以是下降沿触发D、可以是高电平触发，也可以是低电平触发8、为避免一次翻转现象，应釆用（D）触发器。A、高电平 B、低电平 C、主从 D、边沿9、仅具有“保持”“翻转”功能的触发器叫（D）oA、JK触发器B、RS触发器C、D触发器D、T触发器10、仅具有“翻转”功能的触发器叫（D）oA、JK触发器B、RS触发器C、D触发器D、T触发器四、简答题1、画出用边沿JK触发器实现边沿T触发器的逻辑图。答：略2、画出

26、用主从RS触发器实现Q,=J+KQ,的逻辑图。答：略3、画出用JK触发器实现0心匚的逻辑图。答：略4、画出用主从RS触发器实现的逻辑图。答：略5、已知同步D触发器的输入信号波形，画出输出Q端信号波形。cp_rn_n_n_rr, I1 I1 答：略6、已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。rLTLTLrLrLrL第五章时序逻辑电路一、填空题1、时序逻辑电路任何时刻的输出信号不仅取决于,而且还取决于O （当时的输入信号、电路原来的状态）2、时序逻辑电路逻辑功能的表示方法有、和四种。（方程、状态转换真值表、状态转换图、时序图）3、进行时序逻辑电路的分析时，需要

27、列出逻辑电路的一些方程式，这些方程式包括、和O （时钟方程、输出方程、驱动方程、状态方程）4、用来记忆和统计输入CP脉冲个数的电路，称为o （计数器）5、用以存放二进制代码的电路称为o （寄存器）6、具有存放数码和使数码逐位右移或左移的电路称为o （移位寄存器或移存器）7、产生的电路称为顺序脉冲发生器。（顺序脉冲信号）二、判断题1、时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（J）2、时序逻辑电路由存储电路和触发器两部分组成。（X）3、为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。(V)4、计数器能够记忆输入CP脉冲的

28、最大数山叫做这个讣数器的长度，也称为讣数器的“模”。3)5、同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP脉冲。(X)6、同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者 的各触发器受不同的时钟脉冲控制。(J)7、时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们 在本质上是相通的，可以互相转换。(J )8、当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。(J)9、74LS163是集成4位二进制(十六进制)同步加法计数器。(J)三、选择题1、时序逻辑电路中一定包含(A)A、

29、触发器 B、编码器 C、移位寄存器D、译码器2、时序电路某一时刻的输出状态，与该时刻之前的输入信号(A)A、有关 B、无关 C、有时有关，有时无关 D、以上都不对3、用n个触发器构成计数器，可得到的最大计数长度为(D)A、nB、2“C nD、24、同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者(B)A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关5、一位8421BCD计数器，至少需要(B)个触发器。A、 3B、 4C、 5D、 106、经过有限个CP,可由任意一个无效状态进入有效状态的计数器是(A)自启动的计数器。A、能B、不能C、不一定能 D、以上都不

30、对7、构成数码寄存器和移位寄存器的触发器，其逻辑功能一定为(B)A、JK触发器 B、D触发器 C、基本RS触发器 D、T触发器8、要想把串行数据转换成并行数据，应选(C)oAs并行输入串行输出方式B、串行输入串行输出方式C、串行输入并行输出方式D、并行输入并行输出方式9、寄存器在电路组成上的特点是(B)A、有CP输入端，无数码输入端。B、有CP输入端和数码输入端。C、无CP输入端，有数码输入端。D、无CP输入端和数码输入端。10、通常寄存器应具有(D)功能。A、存数和取数 B、清零和置数 C、A和B都有D、只有存数、取数和清零，没有置数。三、分析计算题1、分析图示时序逻辑电路。FF()FF|F

31、F2解：（1）写方程式：异步时序电路，时钟方程：CP = Q , CP = Q , CP=CP驱动方程：D = *D = Q21100221100（2）求状态方程：D触发器的特性方程：= D将各触发器的驱动方程代入，即得电路的状Qi上升沿时刻有效（3）计算、列状态表:（4）画状态图、时序图:Qt +, = 1 不变 如妙起驚,CPT现态次企注00时钟条件0 0 01 1 1CP.yCP： CP：0 0 10 0 0CPo1 00 0 1CP0CP11 11 0CPo1 01CPcCP. CP211 0 0CTo1 1 01 0 1CP0CP11 1 11 1 0屮排列顺序：QnQnQn X产1

32、 f000-001 一 010-011It111-110-101-100(a)状态图CP _rLn_n_rLn_TLn_n_（5）电路功能：山状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，BIJ： 000111 110101-100011-010-001-000电路具有递减计数功能，是一个3位二进制异步减法计数器。2、用JK触发器设计一个4位二进制异步加法计数器 解：Qi0Q3、用74LS161构成十进制计数器。解 当74LS161计数到Q3Q2Q1Q0二1001时，使LD=O,为置数创造了条件。当下一个计数脉冲一到,各置数端数据立即送到输出端，预置数端D3D2D1

33、D0二0000。电路如图所示。03020100=1001_ Jl= QiQ iQQoI0302。如0000 0 Qi 0(?)0 Q2 0(b)用同步宜数端厶庆归零Do Di D2 6(a)用异步清零端CR归零4、用74LS161构成一个十二进制计数器。5、用74LS163构成一个十二进制计数器。解：(1)写岀状态SN-1的二进制代码。SN-1=S12-1=S11 = 1O11(2)求归零逻辑祁=LD = Pn=Ph,Pn- = Pii= 03Qgo(3)画连线图。(勿用同步清零端CR归零&C厂74LS16360EH o=pCRQo Q Qi Qy(3 用同步置数端Ea零6、用集成计数器74163和与非门组成的6进制计数器。02 01 ?0汁数脉冲第六章脉冲信号的产生与整形一、填空题1、脉冲幅度吆表示脉冲电压变化的