dxp设计技巧实例笔记包含蛇形走线

1、1）如何使PCB图的背景和边框一致？ 按住 shift 选中所有边框，Design-Board shape-Def ine from selected objects 2）线条形成回路就自动删除原来的线 解决办法：place line就不会改变原来的。Place route会改变。 3）同一个项目几个原理图的同一个网络，用不同的网络标号，结果生成网络表时用第一个 标注的网络标号。 4）检查PowerPCB印制板图的网络表的方法： 把印制板图生成的网络表转换成protel格式，在protel99里先随便导入一个PCB图， 然后import两个网络表，用protel99的网络表一高级一菜单一比较网

2、络表 在DXP里用reports report single pin nets检查没有连线的空管脚是否有遗漏。 5）Pb-free Package 无铅 6）元器件自动编号：Tools annotate 7）材料表：Reports bi 11 of materials,或Reports simple BOM 8）测量尺寸：Ctrl+M 9）PROTEL走线时改线宽：按TAB键。 10）QFP封装元器件管脚间距M0.5mm 11）反面一般只能放2PIN器件，多PIN器件重量不能超过2克 QFP、BGA器件周围3mm不放其他器件 13）表贴元器件最小0603封装 14）DCP010505BP输入电

3、容用2. 2uF/0805封装瓷电容，输出电容用一个luF/0805封装瓷电容 和一个10V/10uF电解电容 15）多上下拉电阻用0603封装电阻，用表贴排阻的话供货厂家少 16）如何让相同的器件依次编号？先RESET ALL （先打开所有项目文档，在不LOCK状态下 RESET ALL）,然后全部LOCK （鼠标右键FINDSIMILATE OBJECT,选勾select matching, 选择0PE7 DOCUMENT,在INSPECTOR中选择LOCK DESIGNATOR）,然后过滤某种器件，解 除LOCK,然后用Tools annotate对该种器件编号，然后不用（淸除过滤和LO

4、CK编好 号的器件），直接过滤另外一种器件，解除LOCK,其后步骤同上。 17）在PowerPCB里导出网络表:File Report PowerPCB V3. 0 Format Netlist 18）DxP2004点亮网络：编辑（E）,选择（S）,物理连接（C）快捷键：Ctrl+H 19）如何将修改应用到多个图纸？ 在Find Simi lar Objects对话框，下面的复选框除了 uCreate ExpressionM不选，其 他全选，下拉列表选Open DocumentsM。在Inspector对话框Include xxx from open documentso 20）Tools a

5、nnotate里也可以把元器件编号全部复位。 21）PCB图改变连线为任意角度或弧线的快捷方式：shift+空格。每按一次，改变一种连线 方式。 22）过孔是默认不加阻焊层（绿油）的，可在过孔的属性：Force complete tenting on top 和Force complete tenting on bottom两项中进行选择，打勾即加阻焊层。 23）TOP PASTE：表面意思是指顶层焊膏层，就是说可以用它来制作印刷锡膏的钢网，这一 层只需要尊出所有需要贴片焊接的焊盘，并且开孔可能会比实际焊盘小。这一层资料不 需要提供给PCB厂。 TOP SOLDER：表面意思是指顶层阻焊层，就

6、是用它来涂敷绿油等阻焊材料，从而防止不 需要焊接的地方沾染焊锡的，这一层会第出所有需要焊接的焊盘，并且开孔会比实际焊 盘要大。这一层资料需要提供给PCBF0 24）PowerPCB中如何看焊盘和过孔的孔径？ 一Select Anything 点击焊盘或过孔使高 亮 右键菜单Query/Modify Pad Stack按钮 Pin：选择管脚，Drill：径。 25）如下图所示，D2的2脚和3脚不能这样连接，焊的时候锡会连到一起。应该从两边绕。 D2 26）威赛（EDP02-CPU） BGA下过孔外径30mil,径12mil；只有TOP层外径改为23mil,其他层 外径30mil,整板过孔尺寸一样

7、。（EDP03-CPU）电源处过孔外径40mil,径20mil：其他 过孔外径30mil,径16milo 27）在层间切换：小键盘的+ ” 28）将PCB图的某元件封装导入*. PcbLib： 1.先画PCB图的外框，Import Changes From * PrjPCB,根据已安装的库文件调入元器件，Validate Changes,在最右边的Message 窗口可看到哪些元器件的封装没找到Footprint Not Found CR2032”。2.生成本PCB 图的PcbLib,保存。3.找到以前有的元件封装的PCB文件，找到该元件，复制。4打开 本PCB图的PcbLib, Edit-P

8、asteComponent,保存，只有保存后才能在安装的库里找到 该元件。 29）如何去掉PCB文件板子周围的MXX字符？ 右键点击一个MXX字符过滤，把MXX改为M*,选择SAME,过滤出来后选择HIDE。 30）PADS layout 2005中打开状态窗口： Window菜单-Status 31）打印装焊图问题，把PCB图转90度字符会出现错位的解决办法：原因是元件标号的 autoposition属性全为left-above,将left-above属性的字符全选中，将该属性改为 manual。然后Ctrl+A选中全图，鼠标左键点在某个元器件上，按空格键，然后松开鼠标， 在弹出的消息框Re

9、build x polygonsM选择No。 32）一般自动布线后都连接好了，那么又怎么实现一点共地？ An：自动布线后，如果希望实现一点接地，可以用下面2种方法来实现， 1）在自动布线前先手动布线完成地线的走线工作并锁定，再自动布线完成其他工作； 2）在绘制原理图的时候将两个地采用不同的网络来绘制，比如“SGND”和“PGND”， 通过一个跳线来连接，即可用自动布线，不过建议还是纯手动为妙。 33）跳线布局图：在DXP中打开PCB文件，UNROUTE,删除跳线外的其他东西，转换为AUTOCAD 文件，然后在AUTOCAD文件中更改格式-文字样式，关掉不需要的层，最后COPY到WORD 文档。

10、 34）复制相同部分（元器件和走线）：Netlist-Clean All Nets,然后复制，然后改元器 件号，然后再与原理图同步。 35）定位孔尺寸及定位：重新设置原点，然后随便放一个焊盘，双击，在属性里编辑位置和 孔径。 36）一组有序网络标号可用矩阵粘贴：先做一个，然后复制，然后点击EDIT菜单中的Smart Paste,如下图所示设置： 37）如何设置覆铜与焊盘的间距：设置Clearance为15n）il。 38）汉字字体：先全设为TRUE TYPE,然后字体改为仿宋体。 39）英文字体：设为Stroke,字体为Sans Serif,字高36m订，字宽8mil, 40）PCB用放大镜看

11、：菜单Yiew-board insight,快捷键shift+M。 41）铺铜层的设计：一般建议用网格方式铺铜，网格的设置推荐正交90度/网格线宽lOmil, 网格尺寸25milo覆铜要注意爬电距离。覆铜时Clearance设为15milo 42）小板子尺寸在90nunX90mni以下必须做拼板。 43）QFN封装作法：中间大焊盘要焊接到器件中间的散热焊盘，四周加4个过孔连接到GND, 过孔也有散热作用，过孔周围加防焊，防止漏锡。 44）材料表的制作：从DXP导出.XLS格式材料表，用BOM Simple. XLT模板。 45）BGA下过孔的设置：1） 1.27mm间距焊盘：过孔径=12mil

12、,外径=24 m订，电源层间隙 直径（2X电源层间隙+孔径）=32mil,即电源层间隙（Plane Clearance） =10mi 1: 2） lmm间距焊盘：过孔径=10mil,外径=22 mil,电源层间隙直径（2X电源层间隙+孔 径）=30mi 1,即电源层间隙（Plane Clearance） =10mi 1: 3） 0. 8mm间距焊盘：过孔 径=8mil,外径=18mil,电源层间隙直径（2X电源层间隙+孔径）=28miU即电源层 间隙（Plane Clearance） =10milo 46）高喜的过孔设置:BGA下面径8mil,外径16mil； BGA以外径12miL外径24m

13、ilo 47）高速PCB线宽最小6mil,杭、高喜都能做。4mil会增加成本，成品率降低。 48）BGA下线与过孔的间距最小可做到4mil,我们要求在5. 5mil以上。 49）PADS2007导出的网络表不对，不能用来和PROTEL的网络表比较，只能用PADS2005导出。 50）字符：字高最好要有35mil0如果太小的话，印出的字符就不容易看清楚了；字符线宽 最好大于等于8mil。 51）COPY别人原理图时，电源和地的符号要重新放置。例如，有的GND符号，网络竟然是VCC。 52）导线需要裸铜的，只需在相同位置的TOP SOLDER层和BOTTOM SOLDER层画线即可。在需 要散热或

14、降低电源阻抗的情况下可能需要缚裸铜。 53）DXP中项目、库等信息栏看不到：把窗口右边界往左拖。 54）更改PCB中元器件的封装：1）将该封装添加到lib中；2）选择器件，右击，如下图所示。 Build Query. Filter VCC.5V GND -j Souce Dournerrs -lJAC-1 SchDoc Ld AC-2.SchDo iACSchDo * Uj Libfd(es Uni on: Conpoiunt Lucked Conponent Actioxis Hide Designator Shov ConiTiont R A2.SchDoc Group B Bl.SchD

15、oc; B2.SchDoc Top. sch Coil_Momtoring Instrumentation. SchDoc; Protection.SchDoc Toroidal Poloidal Shaping Radial Vertical Alarm_Bankl ； Alarm_Bank2 Alarm_Bank3 |: PSJDFF Q Shutdown CLK/1N - 01 . 4 7 IN f y IN M 6人 7联 (H 一 IN C* (M 【N ni U (M (0 (M II 【N II J cci C3 G&4 Protection.SchDoc Instrumenta

16、tion. SchDoc Figure 6. Example of multiple sub-sheets referenced from a single sheet symbol 86）更新原理图中的器件，与原理图库同步：tools-update from librarieso在原理图 库中右击元件，update schematic sheets也行。更新一种器件：选中所有该种器件， 改库文件名,改Design Item ID。 87）将原理图库中的元件复制一个：点要复制的元件，tools-copy componento 88）原理图缺省参数设置：tools-schematic prefe

17、renceso 89）将原理图中的一个新器件添加到原理图库：将原库压缩保存，重新生成原理图库，在 新库中选择该器件，tools-copy component,到原库。然后关掉新库，不保存就行 了。 90）一组线批量延长：全部或部分选中，然后延长一根线，其他线也跟着延长了。 91）原理图与PCB完全一致：工艺孔指拼板的邮票孔等。 安装孑L EARTH 1 眩刖2 EARTH 干艺孔 咖 ；砲 ；M 1 MIO ；畑 ；畑 J M40 陆1 ；MQ M44 皿45 1 IM6 ；吨 ；刚 【皿0 叱 ；【烂 MARK 虫 j祗2 叱 测试点 VCC33 VOC G1W GCID 蛇形走线功能 当C

18、PU主频超过200M之后需要考虑阻抗匹配及走线导致的信号延时。在 AD6. 6以前没有蛇形走线功能，升级到AD6. 7之后才有。据说protell 99se也有该功能，没有验证。 步骤如下： 1）、先将网络按类区别，这样在找时方便很多，比如将所有数据总线归 入 DAT.A_BUS_CLASS,地址总线归入 ADDR_BUS_CLASS 等 2）、将所有网络布线完成 3）：对某类需要等长的网络，以最长的布线为目标（比如记住地址线中 A0为最长）。 4）、按快捷键T,R,鼠标变成十字状 5）、选中某个需要走蛇形布线的线（注意鼠标左键点击的该点就是蛇形 走线的起点，并且确保所选为短的线），比如选择地

19、址线A1,按TAB键跳 出 INTERACTIVE LENGTH TUNNING 属 性表，选择 FROM NET,选中 ADDILBUS CLASS中的A0 （最长的）,以它为等长目标，此时也可以看到 其他基线的总长度。在PATTERN中选择需要的模式，选择最大振幅MAX AMP 为 20mil,点击 OK 6）、将鼠标沿刚才左键在Al线中选中的点沿两边移动都可以走出漂亮的 蛇形走线。通过该蛇形走线，实现了与目标走线等长。 92）在画接地铜层时，除了在顶层及底层画线并连接到地网络且两层间使用大量焊盘相连 外，还需要在顶层阻焊层和底层阻焊层绘制一条相同大小的线，这样印制板做好后会 有表面与机箱可靠接触的线条。 93）两层板子铜厚可以设成70um,但四层板子层厚度一般为35um,做不