计算机组成原理选择题

1、4、下列说法中不正确的是A. 任何可以由软件实现的操作也可以由硬件来实现B. 固件就功能而言类似于软件，而从形态来说又类似于硬件C. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级D. 面向高级语言的机器是完全可以实现的7、在机器中，的零的表示形式是唯一的。 B9、A. 原码B. 补码C. 反码D. 原码和反码针对 8 位二进制数，下列说法中正确的是A. - 127 的补码为 10000000B. - 127的反码等于0的移码BC. +1的移码等于-27的反码D. 0的补码等于-的反码9、一个 8 位二进制整数采用补码表示，且由3 个“ 1 ”和 5 个“ 0”组成，则最小值

2、为11、A. - 127B. - 32C. - 125D. - 3若某数x的真值为-0.1010,在计算机中该数表示为1.0110，则该数所用的编码方法是码。 BA. 原B. 补C. 反D. 移12、长度相同但格式不同的 2 种浮点数，假定前者阶段长、同,则它们可表示的数的范围和精度为尾数短,后者阶段短、尾数长,其他规定均相A. 两者可表示的数的范围和精度相同B. 前者可表示的数的范围大但精度低C. 后者可表示的数的范围大且精度高D. 前者可表示的数的范围大且精度高13、A. +(231 - 1)C. +(1 - 2-31) - +1B. - (1 - 2-32)D. - (1 - 2-31)

3、-114、运算器虽有许多部件组成,但核心部分是A. 数据总线B. 算数逻辑运算单元C. 多路开关D. 通用寄存器16、在定点运算器中,无论采用双符号位还是单符号位,必须有,它一般用来实现。 CA. 译码电路,与非门B. 编码电路,或非门C. 溢出判断电路,异或门D. 移位电路,与或非门19、下溢指的是某机字长 32 位，采用定点小数表示，符号位为 1 位，尾数为 31 位，则可表示的最大正小数为 最小负小数为A. 运算结果的绝对值小于机器所能表示的最小绝对值B. 运算的结果小于机器所能表示的最小负数C. 运算的结果小于机器所能表示的最小正数D. 运算结果的最低有效位产生的错误20、存储单元是指

4、A. 存放一个二进制信息位的存储元B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合D. 存放两个字节的所有存储元集合21、和外存储器相比,内存储器的特点是A. 容量大、速度快、成本低B. 容量大、速度慢、成本高22、C. 容量小、速度快、成本高D. 容量小、速度快、成本低某计算机字长 16位,存储器容量64KB，若按字编址，那么它的寻址范围是A. 64KB. 32KC. 64KBD. 32KB23、某DRAM芯片，其存储容量为512KX 8位，该芯片的地址线和数据线数目为精选文库A. 8 , 512B.512, 8C.18, 8D. 19, 824、某计算机字长32位，其

5、存储容量为4MB，若按字编址，它的寻址范围是A. 1MB. 4MBC. 4MD. 1MB2525、主存储器和CPU之间增加Cache的目的是A. 解决CPU和主存之间的速度匹配问题B. 扩大主存储器的容量C. 扩大CPU中通用寄存器的数量D. 既扩大主存容量又扩大 CPU通用寄存器数量 26、EPROM 是指B.随机存储器A. 只读存储器C.可编程只读存储器D.可擦写可编程只读存储器27、寄存器间接寻址方式中，操作数处在A.通用寄存器B.内存单元C.程序计数器D.堆栈28、扩展操作码是A. 操作码字段外辅助操作字段的代码B. 操作码字段中用来进行指令分类的代码C. 指令格式中的操作码D. 一种

6、指令优化技术，不同地址数指令可以具有不同的操作码长度29、指令系统中采用不同寻址方式的目的主要是A. 实现存储程序和程序控制B. 缩短指令长度、扩大寻址空间、提高编程灵活性C. 可以直接访问外存D. 提供扩展操作码的可能并降低指令译码难度30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用A. 堆栈寻址模式B. 立即寻址方式C. 隐含寻址方式D. 间接寻址方式31、对某个寄存器中操作数的寻址方式称为寻址。CA.直接B.间接C.寄存器D.寄存器间接32、寄存器间接寻址方式中，操作数处在 A. 通用寄存器B.主存单元C.程序计数器D.堆栈33、变址寻址方式中，操作

7、数的有效地址等于A.基值寄存器内容加上形式地址（位移量）B.堆栈指示器内容加上形式地址C. 变址寄存器内容加上形式地址D. 程序计数器内容加上形式地址34、程序控制类指令的功能是A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送36、37、C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序异步控制方式常用于.作为其主要控制方式。AA.在单总线结构计算机中访问主存与外设时C.组合逻辑控制的CPU中在一个微周期中B.微型机的CPU控制中D.微程序控制器中A. 只能执行一个微操作B. 能执行多个微操作，但它们一定是并行操作的C. 能顺序执行多个微操作D. 只能执行相斥性的操作

8、39、在CPU中跟踪指令后继地址的寄存器是B.程序计数器A. 主存地址寄存器C.指令寄存器D.状态寄存器40、中央处理器是指A.运算器B.控制器C.运算器和控制器D.运算器、控制器和主存储器42、微程序控制器中，机器指令与微指令的关系是A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成43、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是A. 用程序计数器PC来产生后继续微指令地址B. 用微程序计数器卩PC来产生后继微指令地址C. 通过微指令控制字段由设计者

9、指定或者由设计者指定的判别字段控制产生后继微指令地址D. 通过指令中指令一个专门字段来控制产生后继微指令地址 44、就微命令的编码方式而言，若微操作命令的个数已确定，则A. 直接表示法比编码表示法的微指令字长短B. 编码表示法比直接表示法的微指令字长短C. 编码表示法与直接表示法的微指令字长相等D. 编码表示法与直接表示法的微指令字长大小关系不确定 45、下列说法中正确的是A. 微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快B. 若采用微程序控制方式，则可用卩PC取代PCC. 控制存储器可以用掩模 ROM、EPROM或闪速存储器实现D.指令周期也称为CPU周期 46、系统总

10、线中地址线的功用是A. 用于选择主存单元B. 用于选择进行信息传输的设备C. 用于指定主存单元和I/O设备接口电路的地址D. 用于传送主存物理地址和逻辑地址47、数据总线的宽度由总线的定义。AA. 物理特性B. 功能特性C. 电气特性D. 时间特性48、在单机系统中，多总线结构的计算机的总线系统一般由组成。AA. 系统总线、内存总线和I/O总线B. 数据总线、地址总线和控制总线C. 内部总线、系统总线和I/O总线D. ISA总线、VESA总线和PCI总线49、下列陈述中不正确的是A. 总线结构传送方式可以提高数据的传输速度B. 与独立请求方式相比，链式查询方式对电路的故障更敏感C. PCI总线

11、采用同步时序协议和集中式仲裁策略50、D. 总线的带宽即总线本身所能达到的最高传输速率中断发生时，由硬件更新程序计数器PC,而不是由软件完成，主要是为了51、A.能进入中断处理程序并正确返回源程序C.提高处理机的速度在I/O设备、数据通道、时钟和软件这B.节省内容D.使中断处理程序易于编址，不易出错4项中，可能成为中断源的是A. I/O设备B. I/O设备和数据通道52、C. I/O设备、数据通道和时钟D. I/O设备、数据通道、时钟和软件单级中断与多级中断的区别是A. 单级中断只能实现单中断，而多级中断可以实现多重中断B. 单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断C. 单

12、级中断处理机只通过一根外部中断请求线接到它的外部设备系统; 都有一根专用的外部中断请求线而多级中断，每一个I/O设备53、在单级中断系统中，CPU旦响应中断，则立即关闭的其他中断源产生另一次中断进行干扰。A标志,以防止本次中断服务结束前同级A.中断允许B. 中断请求C. 中断屏蔽54、A.通用寄存器B.堆栈C.储存器D.外存为了便于实现多级中断，保存现场信息最有效的方法是采用55、56、A.缓冲器B.通道C.时钟D.相联寄存器中断允许触发器用来A.表示外设是否提出了中断请求B. CPU是否响应了中断请求C. CPU是否在进行中断处理D. 开放或关闭可屏蔽硬中断57、采用DMA方式传递数据时，每

13、传送一个数据就要占用一个_A.指令周期B.机器周期C.存储周期时间。CD.总线周期58周期挪用方式常用于方式的输入/输出中。AA. DMAB.中断C.程序传送D.通道为实现CPU与外部设备并行工作，必须引入的基础硬件是59、60、61、62、A.数组多路通道B.选择通道C.字节多路通道磁表面存储器不具备的特点是A.存储密度高B.可脱机保存C.速度快D.容量大计算机的外部设备是指A.输入/输出设备C.远程通信设备B.外存设备D.除了 CPU和内存以外的其他设备在微型机系统中外部设备通过与主板的系统总线相连接。BA.累加器B.设备控制器C.计数器D.寄存1.没有外存储器的计算机监控程序可以存放在（

14、B ）。.RAM和 ROM D . CPUA. RAMB. ROM C2.完整的计算机系统应包括（ DA.运算器.存储器.控制器C.主机和使用程序B .外部设备和主机D.配套的硬件设备和软件系统通道是重要的I/O方式，其中适合连接大量终端及打印机的通道是3.在机器数（BC ）中，零的表示形式是唯一的。A.原码B.补码 C .移码D .反码4.在定点二进制运算器中，减法运算一般通过（A.原码运算的二进制减法器C.原码运算的十进制加法器D.D ）来实现。补码运算的二进制减法器补码运算的二进制加法器5.某寄存器中的值有时是地址，因此只有计算机的（A.译码器 B .判断程序 C.指令 D .C ）才能

15、识别它。时序信号6.下列数中最小的数为（ C）。D.( 233) 16）。B.阶符与数符相异为规格化数C.数符与尾数小数点后第一位数字相异为规格化数D.数符与尾数小数点后第一位数字相同为规格化数8.补码加减法是指（C ）操作数用补码表示,操作数用补码表示,A.B.两数尾数相加减，符号位单独处理，减法用加法代替 符号位与尾数一起参与运算，结果的符号与加减相同C.操作数用补码表示,算中形成连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运D.操作数用补码表示,由数符决定两尾数的操作，符号位单独处理9.运算器虽然由许多部件组成,A.数据总线但核心部件是（B.算术逻辑运算单元B )。C.

16、多路开关D .累加寄存器10.指令系统中采用不同寻址方式的目的主要是（实现存储程序和程序控制缩短指令长度，扩大寻址空间，提高编程灵活性B.B )。C.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度A. ( 101001 ) 2 B . ( 52 ) 8C . ( 101001 ) BCD7.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ 阶符与数符相同为规格化数D )。A 堆栈寻址C.程序的无条件转移D.程序的条件转移或无条件转移12.微程序控制器中，机器指令与微指令的关系是（B )。11.指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现（程序的条件转移B

17、.每一条机器指令由一条微指令来执行 每一条机器指令由一段由微指令编程的微程序来解释执行C.一段机器指令组成的程序可由一条微指令来执行D.一条微指令由若干个机器指令组成13.用以指定将要执行的指令所在地址的是（ B ）。A. 指令寄存器B.程序计数器C .数据寄存器D .累加器14. 常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A . cache-主存 B .主存-辅存 C . cache-辅存 D .通用寄存器-cacheD ）。15. RISC访内指令中，操作数的物理位置一般安排在（A.栈顶和次栈顶两个主存单元D .两个通用寄存器16. CPU中跟踪指令后继地

18、址的寄存器是（C ）。A.地址寄存器B 指令计数器C.程序计数器D 指令寄存器17.单级中断系统中，CPU一旦响应中断, 其他中断源产生另一次中断进行干扰。立即关闭（C ）标志，以防止本次中断服务结束前同级的A .中断允许 B .中断请求C.中断屏蔽D . DMA请求18.下面操作中应该由特权指令完成的是（B ）o19.A.设置定时器的初值C.开定时器中断主存贮器和CPU之间增加B.D.从用户模式切换到管理员模式关中断cache的目的是（A ）。C. 一个主存单元和一个通用寄存器A.解决CPU和主存之间的速度匹配问题B. 扩大主存贮器容量C. 扩大CPU中通用寄存器的数量20.D. 既扩大主存

19、贮器容量，又扩大CPU中通用寄存器的数量单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）oA.堆栈寻址方式 B .立即寻址方式C.隐含寻址方式D .间接寻址方式21.为了便于实现多级中断，保存现场信息最有效的办法是采用（A 通用寄存器 B.堆栈 C 存储器D 外存B ）。22.某DRAM芯片，其存储容量为 512KX 8位,该芯片的地址线和数据线的数目是（D ）oD. 19，8A. 8， 512 B . 512， 8 C . 18， 8 解析：内存的地址线跟内存的容量有关，类似于有1万个人有电话，电话号码就至少得5位一样，只不过区别是电脑内部用二进制而不

20、是十进制。内存的容量有多少，是用多少个二进制数表示，那么地址线的条数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址线就是 2条，8位的，用三个 2进制数表示，地址线就应该是 3条，这样推下来，内容容量是能用多少个二进制数表示，相当于二进制数的2的多少次，那么地址条数就是多少。512k应该指的是512KB相当于4Mb （按照1比8换算），需要用22位二进制数表示，相当于 2的22次，所以用22条地址线。数据线指一次传输的数据 的宽度，8位的宽度应该用8根数据线。23.定点运算器用来进行（A.十进制加法运算B ）。B.定点数运算C.浮点数运算D.既进行定点数运算也进行浮点数运算24.直

21、接.间接.立即A.直接.立即.3种寻址方式指令的执行速度，由快至慢的排序是（ 间接B.直接.间接.立即C ）。C.立即.直接.间接D.立即.间接.直接25.寄存器间接寻址方式中，操作数处在（ B ）。A.通用寄存器B .主存单元C .程序计数器D.堆栈26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是 断定方式，其基本思想是（C ）。A.用程序计数器PC来产生后继微指令地址B. 用微程序计数器 pPC来产生后继微指令地址C .通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地D. 通过指令中指定一个专门字段来控制产生后继微

22、指令地址27.）时，表示结果溢出。B.符号位进位和最高数位进位异或结果为两补码相加，米用1位符号位，当（DA. 符号位有进位28.C.符号位为1D.符号位进位和最高数位进位异或结果为某单片机字长32位,其存储容量为4MB若按字编址，它的寻址范围是（A ）。A 1M B . 4MB C . 4M D . 1MB解析问题:1.某计算机字长为 32位,其存储容量为16MB,若按双字编址，它的寻址范围是多少2 .某机字长为32位,存储容量为64MB若按字节编址.它的寻址范围是多少？ 解答:我的方法是全部换算成 1位2进制的基本单元来算。先计算总容量，如第一题中是16mb中，一B为8位，也就是8个一位基

23、本单元组成，16M=224位=2人24个一位基本单元。所以总的基本单元是 2人24*8 。一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字来编址就是说由一个字所包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本单元数作为一个地址单元。由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是说总共有多少个这样的地址。第一题中一个字长是 32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则是一个地址单元有 64个，按字节是8个，总容量是224*8个。所以按字编址的地址数是224*8/3

24、2个,2A21=2M。2人26*8/8=2人26=64皿。按双字是224*8/64个，按字节是224*8/8个。因此，第一题答案是同理，第二题答案是29.某SRAM芯片，其容量为数目是（1MX 8位，除电源和接地端外，控制端有E和R/W#该芯片的管脚引出线D ）。A. 20 B . 28 C.30 D . 3220根地址线，因为2的20次方1+1+1+1+8+20=32 （电源 +地+E+R/W数据线 + 地址线）30.存储单元是指（B ）。A. 存放1个二进制信息位的存储元C. 存放1个字节的所有存储元集合B .存放1个机器字的所有存储元集合D .存放2个字节的所有存储元集合31.指令周期是

25、指（C ）。这个题目其实就是要计算地址总线和数据总线的引脚数。既然是8位宽带，那数据线引脚就要 8个，1M个存储单元需要 等于1M所以这个芯片的引脚数目至少为A . CPU从主存取出一条指令的时间32.33.34.B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行一条指令的时间D.时钟周期时间中断向量地址是（C ）。A.子程序入口地址中断服务程序入口地址C.中断服务程序入口地址指示器从信息流的传输速度来看，（AA.单总线 B .双总线 C同步控制是（CA.只适用于CPU控制的方式）。C.由统一时序信号控制的方式D.例行程序入口地址）系统工作效率最低。三总线 D 多总线B只适用

26、于外围设备控制的方式D 所有指令执行时间都相同的方式35.采用DMAr式传送数据时，每传送一个数据，就要占用一个（ A.指令周期B 机器周期C ）的时间。C.存储周期D .总线周期36.计算机硬件能直接执行的是（ C）。A.符号语言 B 汇编语言C.机器语言D 机器语言和汇编语言37.运算器的核心部件是（C ）oA.数据总线 B数据选择器C 算术逻辑运算部件D 累加寄存器38.对于存储器主要作用，下面说法是正确（C ）。39.40.A.存放程序B.存放数据C .存放程序和数据D .存放微程序至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（A.节约元件 B .运算速度快C 物理器件性

27、能决定C ）。D.信息处理方便CPU中有若干寄存器,其中存放存储器中数据的寄存器是（A ）。A.地址寄存器B.程序计数器 C 数据寄存器指令寄存器41. CPU中有若干寄存器,其中存放机器指令的寄存器是（）。A.地址寄存器B程序计数器C 指令寄存器D 数据寄存器42. CPU中有若干寄存器,存放 CPU将要执行的下一条指令地址的寄存器是（C ）。A.地址寄存器B数据寄存器C 程序计数器D.指令寄存器43. CPU中程序状态寄存器中的各个状态标志位是依据（C ）来置位的。A. CPU已执行的指令.CPU将要执行的指令C.算术逻辑部件上次的运算结果累加器中的数据44.为协调计算机各部件的工作，需要

28、（）来提供统一的时钟。A.总线缓冲器B 时钟发生器总线控制器D 操作命令发生器45.能发现两位错误并能纠正一位错的编码是（A.海明码B . CRC码 C .偶校验码.奇校验码46.下列存储器中，速度最慢的是（）。A.半导体存储器B光盘存储器C.磁带存储器D .硬盘存储器47.下列部件设备中，存取速度最快的是（A.光盘存储器B. CPU的寄存器C.软盘存储器D 硬盘存储器48.某一 SRAM芯片，容量为16KX 1位，则其地址线条数下面哪项正确（C ）。A. 18根 B . 16K根C. 14 根D. 22 根49.计算机的存储器采用分级存储体系的目的是（D ）。A.便于读写数据B减小机箱的体积

29、C.便于系统升级D 解决存储容量价格与存取速度间的矛盾50.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，下面哪项符合这种特点（B ）。A.直接映射B.全相联映射C 组相联映射D 混合映射51.指令系统中采用不同寻址方式的目的主要是（B ）。A. 实现程序控制和快速查找存储器地址B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可以直接访问主存和外存D. 降低指令译码难度52. CPU组成中不包括（D ）oA. 指令寄存器B. 地址寄存器C. 指令译码器D. 地址译码器53.程序计数器PC在下面（C ）部件中。54.55.56.57.A.运算器 B.

30、存储器CPU内通用寄存器的位数取决于（A.存储器容量C 控制器B.机器字长D . I/O 接口B ）。指令的长度D. CPU的管脚数以硬件逻辑电路方式构成的控制器又称为（A.存储逻辑型控制器B.组合逻辑型控制器直接转移指令的功能是将指令中的地址代码送入（A.累加器 B 地址寄存器C. PC寄存器状态寄存器用来存放（B）。）。C 微程序控制器D 运算器C ）部件中。存储器58.59.60.A.算术运算结果C.运算类型微程序放在（A.指令寄存器）。B.算术.逻辑运算及测试指令的结果状态D .逻辑运算结果B . RAM C.内存 D .控制存储器主机，外设不能并行工作的方式是（A.中断方式B.程序查

31、询方式禁止中断的功能可由（D ）来完成。A.中断触发器C.中断屏蔽触发器B ）。C.通道方式DB 中断禁止触发器D. 中断允许触发器61.在微机系统中，主机与高速硬盘进行数据交换一般用（A.程序中断控制 B.程序直接控制C. DMA方式.DMA方式）。D.通道方式62. DMA方式数据的传送是以（C ）为单位进行的。A.字节B 字C .数据块 D .位63. DMA方式在（A ）之间建立的直接数据通路。A.主存与外设B . CPU与夕卜设C.外设与外设D. CPL与主存64.冯-诺依曼机工作方式的基本特点是（ B ）。A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内部

32、选择地址65.针对8位二进制数，下列说法中正确的是（B ）。A. - 127 的补码为 10000000B . - 127的反码等于0的移码C. + 1的移码等于一127的反码D . 0的补码等于1的反码66.计算机系统中采用补码运算的目的是为了C ）。A.与手工运算方式保持一致B .提高运算速度C.简化计算机的设计D .提高运算的精度67. 长度相同但格式不同的2种浮点数，假设前者阶码长.尾数短，后者阶码短.尾数长，其他规定均相同,则它们可表示的数的范围和精度为（B ）。A.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低C.后者可表示的数的范围大且精度咼D.前者可表示的数的

33、范围大且精度高D ）。68. 在浮点数原码运算时，判定结果为规格化数的条件是（A.阶的符号位与尾数的符号位不同B. 尾数的符号位与最高数值位相同C.尾数的符号位与最高数值位不同D.尾数的最高数值位为C ）。69. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（A.阶符与数符相同B.阶符与数符相异C.数符与尾数小数点后第 1位数字相异D.数符与尾数小数点后第 1位数字相同），它一般用（）来实现。70. 在定点运算器中，无论采用双符号位还是单符号位，必须有（A.译码电路，与非门B .编码电路，或非门C. 溢出判断电路，异或门D .移位电路，与或非门71.存储周期是指（C ）。A.存储器

34、的读出时间B. 存储器的写入时间C. 存储器进行连续读和写操作所允许的最短时间间隔D. 存储器进行连续写操作所允许的最短时间间隔72.和外存储器相比，内存储器的特点是（）。A.容量大,速度快，成本低B .容量大，速度慢，成本高C.容量小,速度快，成本高D.容量小，速度快，成本低73.某计算机字长16位，它的存储容量64KB,若按字编址，那么它的寻址范围是（B ）。74.75.76.A. 0 64K某SRAM芯片,A. 64,16某DRAM芯片,A. 8,512B . 032KC.其存储容量为B . 16,64其存储容量为B . 512,80 64KBD . 0 32KB64KX 16位，该芯片

35、的地址线和数据线数目为（C. 64,8D. 16,16512KX 8位，该芯片的地址线和数据线数目为（C. 18,8D. 19, 8）。）。某机字长32位,存储容量1MB若按字编址，它的寻址范围是（A. 0 1MB. 0512KBC . 0 256KD. 0 256KB77.某计算机字长32位，其存储容量为4MB若按字编址，它的寻址范围是（）。A. 0 1MC . 0 4MD. 0 1MB78.某计算机字长32位，其存储容量为4MB若按半字编址，它的寻址范围是（C ）。A. 0 4MBB . 02MBC. 0 2MD. 0 1MB79.某计算机字长为为 32位，其存储容量为16MB若按双字编址

36、，它的寻址范围是（ B）。80.81.82.83.84.85.86.87.88.A 016MBB. 0 8MC. 08MBD. 0 16MB某SRAM芯片，其容量为512X 8位，加上电源端和接地端，该芯片引出线的最小数目应为A. 23B. 25C. 50D. 19在虚拟存储器中，当程序在执行时,D ）完成地址映射。A.程序员B.编译器C.装入程序D.操作系统虚拟段页式存储管理方案的特点为A.B.C.D.空间浪费大.空间浪费小.空间浪费大.空间浪费小.存储共享不易.存储共享容易.存储共享不易.存储共享容易.存储保护容易.存储保护不易.存储保护容易.存储保护容易.不能动态连接不能动态连接能动态连

37、接能动态连接在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上,法称为（A ）OA.全相联映射B.直接映射C.组相联映射D.混合映射则这种方对某个寄存器中操作数的寻址方式称为A.直接B 间接C.寄存器变址寻址方式中，操作数的有效地址等于（A.B.C.D.基值寄存器内容加上形式地址堆栈指示器内容加上形式地址变址寄存器内容加上形式地址程序计数器内容加上形式地址堆栈寻址方式中，设 A为累加器,动作是：(A) TMsp,(SP) 1T SP,A. (MsP)T A,(SP)+1 T SP（位移量）寻址。D.寄存器间接SP为堆栈指示器，Msp为SP指示的栈顶单元，如果进栈操作的那么出栈操作的动作应为（B ）OB. (SP)+1 TSP,(Msp) TAC . (SP) 1T SP,(Msp) T A D . (Msp) TA,(SP) 1 SP运算型指令的寻址与转移性指令的寻址不同点在于（A ） OA.B.C.D.前者取操作数，后者决定程序转移地址后者取操作数，前者决定程序转移地址前者是短指令，后者是长指令前者是长指令，后者是短指