版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、eda/sopc 系统开发平台用 户 使 用 手 册 目录第一章综 述3第二章系统模块52.1 系统组成52.2 模块介绍72.3 使用注意事项:332.4 sopc-niosiieda/sopc 系统开发平台说明33第三章 软件的安装383.1 概述383.1 quartusii7.1 的安装393.3 quartusii 7.1 的授权453.4 niosii 7.1 的安装493.5 ip安装543.6 安装sp1_quartus583.7 安装sp1_nios2eds613.8 安装sp1_ip64第四章 usb 电缆的安装与使用684.1 winxp 中的驱动安装694.2 linu
2、x 中的驱动安装694.3 usb-blaster 下载电缆规格指标714.4 下载电缆的连接714.5 注意事项754.6 疑难解答75第一章综述sopc-niosii eda/sopc 实验开发系统是根据现代电子发展的方向,集 eda 和 sopc 系统开发为一体的综合性实验开发系统,除了满足高校专、本科生和研究生的 sopc 教学实验开发之外,也是电子设计和电子项目开发的理想工具。整个开发 系统由核心板 sopc-niosii-ep2c35、系统板和扩展板构成,根据用户不同的需求 配置成不同的开发系统。sopc-niosii-ep2c35 开发板为基于 altera cyclone ii
3、 器件的嵌入式系统开发 提供了一个很好的硬件平台,它可以为开发人员提供以下资源:拥有 33216 个逻辑单元和483840 bits片上存储单元cyclone ii ep2c35f672c8 fpga16 mbits 的 epcs16 配置芯片1 mbytes sram32 mbytes sdram8 mbytes nor flash rom64 mbytes nand flash romrs-232 db9 串行接口usb2.0 设备接口10base-t j45 接口多路音频 codec 接口4 个用户自定义按键4 个用户自定义 led1 个七段码 led标准 as 编程接口和 jtag 调
4、试接口50mhz 高精度时钟源两个高密度扩展接口(可与配套实验箱连接)两个标准 2.54mm 扩展接口,供用户自由扩展系统上电复位电路支持+5v 直接输入,板上电源管理模块sopc-niosii-ep2c35 开发板是在经过长期用户需求考察后,结合目前市面上以及实际应用需要,同时兼顾入门学生以及资深开发工程师的应用需求而研发的。就资源而言,它已经可以组成一个高性能的嵌入式系统,可以运行目前流行的 rtos,如 uc/os、uclinux 等。系统主芯片采用 672 引脚、bga 封装的 ep2c35fpga,它拥有 33216 个 le,105 个 m4k 片上 ram(共计 483840bi
5、ts),35 个1818 硬件乘法器、4 个高性能 pll 以及多达 475 个用户自定义 io。板上提供了大容量的sram、sdram 和 flash rom 等以及常用的 rs-232、usb2.0、rj45 接口和标准音频接口等,除去板上已经固定连接的 io,还有多达 260 个 io 通过 不同的接插件引出,供用户使用。所以,不管从性能上而言,还是从系统灵活性上而言,无论您是初学者,还是资深硬件工程师,它都会成为您的好帮手。图 1-1 系统功能框图sopc-niosii eda/sopc 实验开发平台提供了丰富的资源供学生或开发人员学习,资源包括接口通信、控制、存储、数据转换以及人机交
6、互显示等几大模块,接口通信模块包括spi接口、iic 接口、视频接口,rs232 接口、网络接口、 usb 接口、标准并口、ps2 键盘鼠标接口、1wire 接口等;控制模块包括直流电机、 步进电机等;存储模块包括cf卡、ide硬盘、sd卡等;数据转换模块包括串行adc、 dac、高速并行adc、dac 以及数字温度传感器等;人机交互显示模块 包括 8 个按键、8 个开关、44 键盘阵列、640480 图形点阵 lcd、8 位动态 7 段码管、1616 点阵以及交通灯等;另外片上还提供了一个简易模拟信号源和多路时钟模块。上述的这些资源模块既可以满足初学者入门的要求,也可以满足开发人员进行二次开
7、发的要求。sopc-niosii eda/sopc 实验开发平台提供的资源有:配套开发板为 sopc-nios ii-ep2c35(核心芯片为 ep2c35f672c8)640480 超大图形点阵液晶屏rtc,提供系统实时时钟1 个直流电机和传感器模块1 个步进电机模块1 个 vga 接口1 路视频输入和视频输出接口1 个标准串行接口1 个以太网卡接口,利用 rtl8019as 芯片进行数据包的收发1 个 usb 设备接口,利用 pdiusbd12 芯片实现 usb 协议转换sd 卡接口,可以用来接 sd 卡或 mmc 卡基于 spi 或 iic 接口的音频 codec 模块 2 个 ps2
8、键盘/鼠标接口 1 个交通灯模块 cf 卡和 ide 硬盘接口串行 adc 和串行 dac 高速并行 8 位 adc 和 dac 触摸屏控制器iic 接口的 eeprom基于 1-wire 接口的数字温度传感器 扩展接口,供用户自由扩展1 个红外收发模块1 个数字时钟源,提供 24mhz、12mhz、6mhz、1mhz、100khz、10khz、1khz、100hz、10hz 和 1hz 等多个时钟1 个模拟信号源,提供频率在 808khz、幅度在 03.3v 可调的正弦 波、方波、三角波和锯齿波1 个 1616 点阵 led 显示模块1 个 44 键盘输出阵列8 位动态七段码管 led 显示
9、8 个用户自定义 led 显示8 个用户自定义开关输出8 个用户自定义按键输出第二章系统模块2.1 系统组成本节将重点介绍开发板上所有的组成模块。图 2-1(a) 是整个开发板的模块布局图,表 2-1(b) 是对应的组成部分及其功能的简单描述。表 2-1 系统组成部分及其功能描述序号名称功能描述u1cyclone ii主芯片 ep2c35f672c8存储单元u13,u14sram两片组成 1 mbytes,即 256k32bitsu7sdram32 mbytes sdram(16m16bits)u15nor flash8 mbytes 线性 flash 存储器u9nand flash64 mb
10、ytes 非线性 flash 存储器u10epcs1616 mbits 主动串行配置器件接口资源u11,j7rs-232标准 9 针串口u10,j8usb高速 usb2.0 设备接口u4,j5网络接口10base-t rj45 以太网接口u2,j1j4音频接口高性能音频 codec,包括音频输入、输出、mic输入以及耳机输出等接口jp3jp6扩展接口出了板上固定连接的io引脚,还有多达 260 个用户自定义io口通过不同的接插件引出,供用户进行二次开发jp1jtag 调试接口供用户下载 fpga 代码,实时调试 nios ii cpu,以及运行quartus ii 提供的嵌入式逻辑分析仪 si
11、gnaltap ii 等jp2as 编程接口待用户调试 fpga 成功后,可通过该接口将fpga 配置代码下载到配置器件中人机交互s1s4自定义按键4 个用户自定义按键,用于简单电平输入,该信 号直接与 fpga 的 io 相连s5复位按键该按键在调试 nios ii cpu 时,可以作为复位信 号,当然也可以由用户自定义为其它功能输入d1d4自定义 led4 个用户自定义 led,用于简单状态指示,led均由 fpga 的 io 直接驱动ds1七段码 led静态七段码 led,用于简单数字、字符显示,直 接由 fpga 的 io 驱动时钟输入u8晶振高精度 50mhz 时钟源,用户可以用 f
12、pga 内部pll 或分频器来得到其它频率的时钟电源j6直流电源输入直流电源适配器插座,适配器要求为+5v/1au5,u6电源管理负责提供板上所需的 3.3v 和 1.2v 电压2.2 模块介绍下面对板上的各个模块及其硬件连接作详细说明。cyclone ii ep2c35 fpga(u1)继 altera 公司成功推出第一代 cyclone fpga 后,cyclone 一词便深深的烙在广大硬件工程师心中,一时间它便成为低功耗、低价位以及高性能的象征。然而在去altera公司再一次发布第二代 cyclone fpga,与第一代相比,加入了 硬件乘法器,同时内部存储单元数量也得到了进一步的提升,
13、相信cyclone ii 比它的鼻祖 cyclone 而言,会表现出更加出色的性能本开发板上采用的fpga是 ep2c35f672c8,它便是altera cyclone ii 系列中的一员,采用 672 引脚的 bga 封装,表2-2列出了该款 fpga 的所有资源特性。les33,216m4kmemory所有ram1818硬件乘法器plls4用户可用i/o表 2-2 ep2c35f672c8 资源列表图 2-2 ep2c35f672c8 芯片管脚示意图如图 2-2 所示 ep2c35的管脚名称行列合在一起来表示。行用英文字母表示,列用数字来表示。通过行列的组合来确定是哪一个管脚。如 a2
14、表示 a 行 2列的管脚。af3表示af行3列的管脚开发板上提供了两种途径来配置 fpga:使用 quartus ii 软件,配合下载电缆从 jtag 接口下载 fpga 所需的配 置数据,完成对 fpga 的配置。这种方式主要用来调试 fpga 或 nios ii cpu,多在产品开发初期使用使用 quartus ii 软件,配合下载电缆,通过as接口对fpga 配置器件进行编程,在开发板下次上电的时候,会完成对 fpga 的自动配置。这种模式主要用来产品定型后,完成对 fpga 代码的固化,以便产品能够独立工作。sram(u13,u14)开发板上的sram由2片3.3v cmos静态ram
15、 idt71v416组成容量为256k32bits的存储空间,高速度sram和高带宽数据总线,保证了niosii cpu可以工作在非常高效的状态。本开发板所用的sram为-10等级的,这就意味着nios ii cpu可以在32位总线带宽情况下,以100mhz的速度进行读写操作,数据吞吐率高达到400mbyets/s。sram与fpga的硬件连接见表2-3。fpga 引脚u13 引脚u14 引脚信号说明ae2511a0ad2422a1ad2533a2ac2544a3ac2655a4ab251818a5y251919a6y262020a7u242121a8w252222a9w262323a10v2
16、52424a11v262525a12u252626a13u262727a14t244242a15ab264343a16r254444a17aa237/d0aa248/d1y239/d2y2410/d3w2413/d4v2314/d5v2415/d6u2316/d7w2129/d8v2230/d9u2031/d10u2132/d11u2235/d12t1736/d13t1837/d14t1938/d15r17/7d16r19/8d17r20/9d18r24/10d19p17/13d20p23/14d21p24/15d22n18/16d23n20/29d24n23/30d25n24/31d26m1
17、9/32d27m20/35d28m21/36d29m22/37d30m23/38d31t2139/be0t2040/be1m24/39be2p18/40be3t224141oe#y221717we#y2166cs#表 2-3 sram 与 fpga 的硬件连接注: 1)/表示没有连接。2)#表示低电平有效。3)sram 的数据线(d0d7)和地址线与 nor flash 共同占用 fpga io。sdram(u7)开发板上使用的sdram为hy57v561620bt-6,该芯片最高可工作在166mhz 主频上,由4个4m16bits的bank组成,共有32mbytes的容量,即16m16bit
18、s。开 发板上的主时钟源为50mhz,通过内部pll进行3倍频可得到稳定的150mhz时钟, 所以nios ii cpu可以在150mhz主频上与sdram进行数据交互,数据吞吐率高达300mbytes/s,如此高的数据交互能力,足以满足不同开发人士所需。sdram与fpga的硬件连接见表2-4。表2-4fpga 引脚u7 引脚信号说明ab323a0ab424a1ac325a2ad326a3ae229a4ad230a5ac231a6ac132a7ab233a8ab134a9aa422a10aa235a11aa136a12y520ba0aa321ba1p32d0p44d1r35d2r47d3t3
19、8d4t410d5u311d6u413d7w242d8w144d9v245d10v147d11u248d12u150d13t251d14r253d15v315ldqmy139udqmy337ckeaa738clky419cs#w418ras#w317cas#v416we#表 2-4 sdram 与 fpga 的硬件连接注:#表示低电平有效。nor flash(u15)开发板上提供了1片容量为8mbytes(8m8bits)nor flash存储器 am29lv065d。该芯片支持3.03.6v单电压供电情况下的读、写、擦除以及编程操 作,访问时间可以达到90ns。am29lv065d由128个
20、64kbytes的扇区组成,每个扇区 都支持在线编程。另外,该芯片在高达125条件下,依然可以保证存储的数据20年不会丢失。nor flash与fpga的硬件连接见表2-5。fpga 引脚u15 引脚信号说明ac2327a0ae2422a1ae2521a2ad2420a3ad2519a4ac2518a5ac2617a6ab2516a7y2510a8y269a9u2442a10w258a11w267a12v256a13v265a14u254a15u263a16t2446a17ab2615a18r2543a19t2344a20w2335a21t252a22aa2331d0aa2432d1y2333
21、d2y2434d3w2438d4v2339d5v2440d6u2341d7aa2611we#ab2430oe#ab2328ce#aa2514rdy表 2-5 nor flash 与 fpga 的硬件连接注: 1)#表示低电平有效。2)nor flash 的数据总线和地址总线(a2a19)与 sram 共同占用 fpga io。nand flash(u9)为了满足能够在嵌入式rtos中有足够的空间创建文件系统或满足开发人员存 储海量数据的需求,开发板上除了提供8mbytes nor flash外,还有一片具有64mbytes容量的nand flashk9f1208u0m。该芯片由4096 blo
22、cks32 pages528bytes组成,支持块擦除、页编程、页读取、随即读取、智能拷贝备份、4页/块同 时擦除和4页/块同时编程等操作。nand flash与fpga的硬件连接见表2-6。fpga 引脚u9 引脚信号说明ae329d0t730d1aa531d2v741d4v642d5v543d6u644d7r616cler717alet618we#p78re#r59ce#u519wp#p67r/b#w632d3表 2-6 nand flash 与 fpga 的硬件连接注:#表示低电平有效。rs-232 接口(j7, u11)j7 是一个标准的 db9 孔连接头,通常用于 fpga 和计算机
23、以及其它设备间 通过 rs-232 协议进行简单通信。u11 是一个电平转换芯片max3232,负责把发送的lvcmos 信号转换成rs-232电平,同时把接收到的rs-232电平转换成lvcmos信号。由于目前的设计开发中,rs-232通信仅仅是为了进行系统调试或简单的人机交互,所以在开发板设计时,仅在db9孔接口中保留了通信时必须的rxd和txd信号。rs-232与fpga的硬件连接见表2-7。fpga 引脚j7 引脚信号说明fpga 端pc 端t102txdrxdt93rxdtxd/5/gnd表 2-7 sram 与 fpga 的硬件连接注:txd和rxd在j7中已经交换,如果与计算机通
24、信,仅需要一条串口延长线便可,无需交叉。usb2.0 接口(j8, u10)为了更好地满足开发人员进行二次开发,开发板上还设计了usb2.0设备接口, 接口采用usb b型连接座,板上采用usb2.0设备接口控制芯片isp1581来完成 usb2.0通信中的时序转换和数据包处理。isp1581是philips公司推出的一款高性能、低成本、完全符合usb2.0接口规范的usb设备接口芯片,它与cpu之间的通信是通过一组高速通用并行接口来实现的。isp1581可以自动检测usb2.0系统和usb1.1系统,从而自动在高速和全速模式之间进行转换。鉴于该芯片的性能、成本以及易用 性,该芯片在图像类、海
25、量存储类、通信设备、打印设备以及人机交互设备中得到了广泛的应用。isp1581与fpga的硬件连接见2-8。fpga 引脚u10 引脚信号说明f340d0f441d1g344d2g445d3h346d4h447d5j348d6j449d7k350d8k451d9l352d10l453d11m354d12m455d13m556d14l657d15e130a0e231a1d132a2d233a3c234a4b235a5b338a6c339a7f127wr#g226rd#l725cs#g122readyf228intm262wakeupk111eotk223dreqj113dackh216intrq
26、j214diorh115diowl210reset#表2-8 isp1581与fpga的硬件连接注:#表示该信号低电平有效。以太网接口(j5, u4)在嵌入式系统设计应用当中,以太网接口是一个必不可少的东西,尤其是在 uclinux或linux等系统中,以太网接口更是必备接口之一。本开发板上依然提供了以太网接口,采用cs8900a芯片来完成数据包的处理任务。cs8900a是一款基于isa 接口的低成本以太网控制器,该芯片内部集成了数据处理所需的ram、10base-t数据发送和接收滤波器以及一个能够提供24m a驱动电流的isa总线接口。isp1581与fpga的硬件连接见表2-9。fpga
27、引脚u10 引脚信号说明g2665d0g2566d1h2667d2h2568d3j2671d4j2572d5k2673d6k2574d7g2227d8g2326d9g2425d10g2124d11f2321d12f2420d13e2319d14e2418d15j2437a0j2338a1j2239a2j2140a3j2041a4k2442a5k2343a6k2244a7k2145a8k1946a9k1847a10l2448a11l2350a12l2151a13l2052a14l1953a15b2554a16c2558a17d2659a18d2560a19f2663aenh2329memr#h2
28、428memw#m257cs#h2132inth1936sbhe#e2661ior#e2562iow#f2564rdyl2575reset表2-9 cs8900a与fpga的硬件连接注:#表示该信号低电平有效。音频接口(j1j4, u2)开发板上提供了一个标准的音频codec模块,采用ti的高性能音频codec专 用芯片tlv320aic23b。该芯片是一个非常出色的立体声音频codec芯片,内 部集成了所有的模拟功能,能够提供16、20、24和32位数据的adc和dac转换,以 及8khz96khz的采样速率。tlv320aicb有两个接口与cpu相连,其中一个为控 制接口,可以工作在spi
29、模式,也可以工作在iic模式(注意:开发板上已经固定为 spi模式),该接口主要负责初始化和配置芯片;另一个接口是数字音频接口,可以工作在左对齐模式、右对齐模式、iis模式以及dsp模式,该接口主要用来发送和接收需要转换或被转换的音频数据。isp1581与fpga的硬件连接见表2-10。fpga 引脚u10 引脚信号说明b2323sdina2324sclkc2321cs#e223bclkd234dind246doutc245/7lrcin/lrcout表2-10 音频芯片与fpga的硬件连接注: 1)#表示该信号低电平有效。2) 灰色部分为 spi 控制接口信号,橙色部分为数字音频接口信号。开
30、发板上提供了 4 个外接插孔,从左到右(j1j4)依次为 mic 输入、音频 线输入、耳机输出以及音频线输出插孔。jtag 调试接口(jp1)在 fpga 开发过程中,jtag 是一个比不可少的接口,因为开发人员需要下 载配置数据到 fpga。在 nios ii 开发过程中,jtag 更是起着举足轻重的作用, 因为通过 jtag 接口,开发人员不仅可以对 nios ii 系统进行在线仿真调试,而且 还可以下载代码或用户数据到 cfi flash 中。开发板上提供如图 2-3 所示的 10 针插座,其每个插针的信号定义见表 2-11。图 2-3 开发板上的 jtag 调试插座jp1 插座信号定义
31、1tck2gnd3tdo4vcc(3.3v)5tms6/7/8/9tdi10gnd表 2-11 jtag 插座信号定义注: /表示该插针没有任何信号。as 编程接口(jp2)as 接口主要用来给板上的 epcs16 进行编程,故称其为编程接口,板上也 是采用图 2-2 所示的 10 针插座,其信号定义见表 2-12。jp1 插座信号定义1dclk2gnd3conf_done4vcc(3.3v)5nconfig6nce7dataout8ncs9asdi10gnd表 2-12 jtag 插座信号定义扩展接口(jp3jp6)开发板上提供的资源模块占用了部分fpga引脚,除此之外,还有 260 个可用
32、 io 供用户自定义使用,这些 io 通过不同的接插件引出。jp3和jp4(位于开发 板背面)是两个高密度接插件(如图 2-4 所示),包括了所有的这 260 个用户自定义 io;jp5 和 jp6 是两个间距为 2.54mm 的标准双排针插座(如图 2-5 所示),提供了72个用户自定义 io,以满足普通用户的一般需要。图 2-4 jp3 和 jp4 所使用的接插件类型图 2-5 jp5 和 jp6 所使用的接插件类型表 2-13、2-14、2-15 和 2-16 分别是 jp3、jp4、jp5 和 jp6 的引脚信号定义。表 2-13 jp3 与 fpga 的硬件连接fpga 引脚jp3
33、引脚信号说明/1vcc(5.0v)/2vcc(5.0v)/3vcc(5.0v)/4vcc(5.0v)/5gnd/6gnd/7gnd/8gndb189fpga_ioa1810fpga_iob1711fpga_ioa1712fpga_iob1613fpga_iob1514fpga_io/15/b1416fpga_io a1417fpga_iob1318fpga_gclk8b1219fpga_iob1120fpga_iob1021fpga_ioa1022fpga_io/23/f1124fpga_iog1025fpga_iog1126fpga_iog1227fpga_ioj728fpga_iog929
34、fpga_iof730fpga_ioe831fpga_io/32/f933fpga_iof1034fpga_ioe1035fpga_iof1236fpga_ioe1237fpga_iof1338fpga_iof1439fpga_iof1540fpga_ioe1541fpga_io/42/f1643fpga_iof1744fpga_ioe1845fpga_iof1846fpga_iog1847fpga_iog1748fpga_iog1649fpga_iog1350fpga_iog1551fpga_io/52/g1453fpga_ioh1254fpga_ioh1155fpga_ioj1056fpg
35、a_iol957fpga_ioh1058fpga_ioh859fpga_ioj860fpga_ioj961fpga_io/62/a463fpga_iob464fpga_ioa565fpga_iob566fpga_ioa667fpga_iob668fpga_ioa769fpga_iob770fpga_ioa871fpga_iob872fpga_io/73/a974fpga_iob975fpga_ioe576fpga_iof677fpga_iog578fpga_iog679fpga_ioh680fpga_ioj581fpga_iok582fpga_iok683fpga_ioj684fpga_iok
36、785fpga_iok886fpga_iok987fpga_iop988fpga_ion989fpga_ioj1190fpga_ioj1491fpga_ioh1692fpga_iok1693fpga_ioj1694fpga_io/95/p2596fpga_gclk6p2697fpga_gclk7n2598fpga_gclk4n2699fpga_gclk5/100/j17101fpga_iok17102fpga_ioj18103fpga_ioh17104fpga_iof21105fpga_iof20106fpga_ioe20107fpga_iod21108fpga_ioc22109fpga_io
37、c21110fpga_iod20111fpga_iod19112fpga_ioc19113fpga_iod18114fpga_iod17115fpga_ioc17116fpga_iod16117fpga_ioc16118fpga_iod15119fpga_ioc15120fpga_iod14121fpga_iod13122fpga_gclk11c13123fpga_gclk10d12124fpga_ioc12125fpga_ioc11126fpga_iod11127fpga_ioc10128fpga_iod12129fpga_ioc9130fpga_iod9131fpga_ioc8132fpg
38、a_iod8133fpga_ioc7134fpga_iod7135fpga_ioc6136fpga_iod6137fpga_iod5138fpga_ioc4139fpga_iob22140fpga_ioa22141fpga_iob21142fpga_ioa21143fpga_iob20144fpga_ioa20145fpga_iob19146fpga_ioa19147fpga_io/148/m6149tckm7150tdol8151tmsm8152tdi/153gnd/154gnd/155gnd/156gnd/157vcc(5.0v)/158vcc(5.0v)/159vcc(5.0v)/160
39、vcc(5.0v)表 2-14 jp4 与 fpga 的硬件连接fpga 引脚jp4 引脚信号说明c31fpga_iob32fpga_iob23fpga_ioc24fpga_iod25fpga_iod16fpga_ioe27fpga_ioe18fpga_iof19fpga_iog210fpga_ioh111fpga_ioj212fpga_iol213fpga_ioh1514fpga_ioj1315fpga_ion216fpga_gclkp217fpga_gclku918fpga_iou1019fpga_iov920fpga_ioy1021fpga_ioy1222fpga_ioy1423fpga
40、_ioy1624fpga_iov1125fpga_io/26/y1827fpga_ioae1428fpga_gclk12af1429fpga_gclk13ae1330fpga_ioaf1331fpga_iow1132fpga_io/33/34/ae1135fpga_ioae1236fpga_ioae1037fpga_ioaf1038fpga_ioae939fpga_io/40/af941fpga_ioae842fpga_ioaf843fpga_ioae744fpga_ioaf745fpga_ioae646fpga_ioaf647fpga_ioae548fpga_io/49/50/aa651fp
41、ga_ioaf552fpga_ioae453fpga_ioaf454fpga_ioac1255fpga_ioad1256fpga_ioac1157fpga_ioad1158fpga_ioac1059fpga_io/60/61/ad1062fpga_ioac963fpga_ioad864fpga_ioac865fpga_ioad766fpga_ioac767fpga_ioad668fpga_ioac669fpga_ioad570fpga_ioac571fpga_ioad472fpga_io/73gnd/74gnd/75gnd/76gnd/77vcc(5.0v)/78vcc(5.0v)/79vcc(5.0v)/80vcc(5.0v)/81vcc(5.0v)/82vcc(5.0v)/83vcc(5.0v)
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 单位管理制度汇编大全【人事管理篇】
- 单位管理制度合并选集人员管理篇
- 《巫婆的暑假》课件
- 单位管理制度范例汇编【人员管理】十篇
- 《行政职业能力测验》2022年公务员考试民和回族土族自治县预测试题含解析
- 《基层干部管理》课件
- 2019年高考语文试卷(北京)(解析卷)
- 秋季强化师德师风建设措施计划
- 2013年高考语文试卷(北京)(解析卷)
- 消防安全自查报告
- 有关新加坡公司治理的思考
- 团意险项目招标书
- 大概念教学读书分享
- 驾驶员资格申请表
- Module 6 Unit1 Can I have some sweets (说课稿)外研版(三起)英语四年级上册
- 主要负责人重大隐患带队检查表
- 《建筑施工模板安全技术规范》(JGJ 162-2008)
- 菜品作业指导书-06
- 小学劳动教育调查报告
- 电动叉车控制系统详解带电路图
- JGJ-16--民用建筑电气设计规范
评论
0/150
提交评论