八路智力竞赛抢答器课程设计说明书

1、目录一、引 言3二、设计任务及系统功能简介31设计任务32基本功能33.扩展功能3三、数字抢答器总体设计31设计系统框图3三、单元电路设计方案和原理说明41.抢答器电路设计4(1)抢答电路设计电路4(2) 电路说明5（3）工作过程5（4）工作原理62.定时电路设计6（1）原理及设计63.报警电路74.时序控制电路8(1)功能说明8（2） 时序控制电路图9(3)工作原理分析9三、主要元件功能分析918线3线优先编码器74LS1489(1)引脚排列图和逻辑功能示意图9(2)真值表10(3）工作原理分析102.锁存器74LS27911(1)结构图和引脚图11(2)工作原理分析12（3）功能分析124

2、.集成显示译码器74LS48135)74LS48功能表145.计数器74LS192156.555定时器176、单稳态触发器74ls121功能分析20（1）74LS121是典型单稳态触发器的芯片，20（2）74LS121的主要性能21（3）74LS121的功能表21（4）74LS121的工作原理22四、电源电路的设计221.概述222.直流稳压电源组成及作用223.各部分电路的作用233. 电器原件的选择234.设计分析24（1）确定变压器副边绕组的电压有效值U224（2）选定相应的整流二极管24（3）选定相应的滤波电容器C24（4）选定相应的集成稳压电路24五、元件清单25六、抢答器整机电路的

3、设计25七、参考文献25八位智力竞赛抢答器设计说明书一、引 言 进入21世纪，随着科学技术的发展，生活中的竞赛越来越多，为了在比赛中能准确、公正、直观的判断出第一抢答者，设计的抢答器通常有数码显示、灯光、音响等多种手段指示出第一抢答者。设计一种易于使用和区分度高的抢答器成了非常迫切的任务，抢答器主要用于选手做抢答题时，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则，因此我们设计了一种采用数字电路制作的多功能数显抢答器，除了有抢答功能外，还具有定时报警功能和数显功能。二、设计任务及系统

4、功能简介1设计任务利用各种器件设计一个八路智力竞赛抢答器。了解电路设计流程，掌握智力抢答器的工作原理及其设计方法，进行抢答器主体电路、可预置时间的定时电路、时序控制等电路的分析与设计。画出定时抢答器的整机逻辑电路图，并能对其在电路中的作用进行分析。2基本功能抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0S7表示。设置一个系统清除和抢答控制开关S,该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在七段数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。3.扩展功能抢答器具有定时抢答功能，且一次

5、抢答的时间由主持人设定（如30秒）。当主持人启动“开始”键后，定时器进行减计时。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。三、数字抢答器总体设计1设计系统框图如图1所示为八路智力竞赛抢答器的总体方框图。其工作原理如下：图1 系统框图抢答按钮定时电路优先编号电路秒脉冲产生电路主持人控制开关译码电路锁存器显示电路报警电路主控电路译码电路主体电路部分扩展电路部分显示电路图1 总体方框图抢答器系统原理框图如上所示。它由主体电路和扩展电路两

6、部分组成。主体电路完成基本的抢答功能，即开始抢答后，选手抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 三、单元电路设计方案和原理说明1.抢答器电路设计 (1)抢答电路设计电路抢答电路设计电路如图2所示。抢答电路是整个系统的重要组成部分，是面向选手和观众的。本部分所设计的抢答电路是基于八路按键式数字抢答器所设计的，它可供8名选手或8个代表队参加比赛，并且分别用8个按键开关进行抢答，选手在规定时间内抢答有效。本电路和报警电路、时序电路和定时电路相互配合共同完成功能强大的竞赛抢答功能。图2主体电路 (2) 电路说明 电路选用优先编码器74LS148

7、和锁存器74LS297来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。（3）工作过程接通电源后，主持人将开关置于“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；当主持人宣布说“开始抢答”，同时将开关置于“开始”状态，扬声器给出声响提示后，定时器进行减计时。选手在定时时间内按动抢答按钮时，抢答器要完成优先判断、编号锁存、编号显示、扬声器提示四项工作。当一轮抢答之后，定时器停止，禁止二次抢答，定时器显示剩余时间，并保持到主持人将系统清零为止，当选手将

8、问题回答完毕后，主持人操作控制开关，使系统清零，以使进行下一轮抢答。（4）工作原理当主持人控制开关S置于“清除”端时，RS触发器的端均为0,4个触发器输出端（4Q1Q）全部为低电平0。于是74LS48的=0，显示器灭灯；74LS148的使能端=0,74LS148处于工作状态，此时锁存电路不工作。当主持人开关S置于“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，输入端 等待输入信号，当有选手将键按下时（如按下按钮S5），74LS148的输出Y2Y1Y0=010,GS=0,经RS锁存后，1Q=1，RBI=1,74LS48处于工作状态，4Q3Q2Q=101，经74L

9、S48译码后，显示器显示为“5”。此外，1Q=1，使74LS148的IE端为高电平1，但由于1Q的输出仍维持高电平不变，所以74LS148仍处于禁止工作状态，封锁其他按键的输入，其他按键的输入信号不会被接收。这就保证了抢答者得优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持然控制开关S,使抢答电路复位，以便进行下一轮抢答。如有再次抢答需主持人由主持人将S开关重新置“清除”然后再进行下一轮抢答。2.定时电路设计该部分主要由555定时器、十进制同步加/减计数器74LS192减法计数电路、74LS48译码电路和两个7段数码管及相关电路组成。具体电路如图（3）所示。主持人设定抢答器时间，通

10、过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供，可预置时间进行倒计时电路选十进制同步可逆，计数器74LS192进行设计，倒计时到零时，定时电路输出低电平有效的“定时到信号 ”。（1）原理及设计两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒

11、计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。图3 可预置的定时显示电路3.报警电路完成抢答器开始，抢答选种的报警提示和控制时间结束的报警提示由555定时器和三级管构成的报警电路如图。其中555构成多谐振荡器，振荡频率f0=1.43/(R1+2R2)C,其输出信号经三极管推动扬声器。PR为高电平时，多谐振荡器工作，反之，电路停振。 主要由555时钟电路（用于控制报警声音频率）蜂鸣器即相关的延时电路和控制电路组成。单稳态触发器74LS121通过信号控制报警与否和报警时间555时钟电路产生脉冲时钟。 报警电路的参数：发声延迟0.5秒

12、，f0=1.43/(R1+2R2)C，权衡考虑到元器件的成本和74LS121的相关性质，通过计算最终选择的电阻值为R1=15K,R2=68K,C=0.1uF。图4 报警电路4.时序控制电路(1) 功能说明在任何时刻，电路的输出不仅取决于该时刻的输入，而且还取决于电路原来的状态。不难想到，时序逻辑电路中必然包含某些存储器件，用来存储或者说记忆电路原来的状态。时序控制电路是抢答设计的关键，电路要满足以下三个功能要求：主持人将控制开关拨到“开始位置时，扬声器发声，抢答电路和设定电路进行正常抢答工作状态。当参赛选手按动抢答按钮时，扬声器发声，抢答电路和设定电路停止工作。当设定的抢答时间到，无人抢答时，

13、扬声器发声，系统报警并禁止抢答，同时，抢答电路和定时电路停止工作，定时显示器上显示00。（2） 时序控制电路图图5 时序控制电路(3)工作原理分析根据上面的功能要求以及数字抢答电路图所示，设计时序控制电路如图所示。其中门 的作用是控制电路如图所示。其中门 的作用是控制时钟信号CP的放行与禁止，门 的作用是控制74LS148选通输入端 。三、主要元件功能分析18线3线优先编码器74LS148(1)引脚排列图和逻辑功能示意图图6 74LS148引脚排列图和逻辑功能示意图74LS148是一个8线-3线优先级编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。图（4）所示为其的

14、引脚排列图和逻辑功能示意图。(2)真值表表1 74LS148真值表 (3）工作原理分析 YEX=1时，则不论输入 I0I7八个端为何种状态，Y2Y1Y0 都为高电平，且ST=1，YS=1（此时编码器处于不工作状态）YEX=0时，a. I0I7均为高电平，YS=1时Y2Y1Y0=111为非编码输出（工作，但无有效输入请求）。这种情况ST=0，此时它可与另一片同样的器件的EI连接，以便组成更多输入端的优先编码器。只有I0=0（优先级别最低位有低电平输入时）YS=0，Y2Y1Y0=111为编码输出。允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一

15、个进行编码。 在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。2.锁存器74LS279(1)锁存器74LS279特点锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动问题，最后是解决一个I/O口既能输出也能输入的问题。基本RS触发器（又称锁存器）是各种触发器的电路中结构形式

16、最简单的一种，同时它又是其他较复杂的触发器的一个组成部分。锁存器74LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R和S两个输入和一个输出端Q。图（5）所示为其的结构图和引脚图。(2)结构图和引脚图 图7 锁存器74LS279结构图和引脚图引脚功能定义： 1Q4Q： 输出端； 1S4S： 置位端（低电平有效）； 1R4R： 复位端（低电平有效）。(3)工作原理分析令=0,=1,这时设原来的状态为Q=0，=1，则的一个输入端为0，输出=1，的两个输入端、均为1，所以输出Q为0；同理，设电路的原状态为Q=1，=0，则一个输入端为0，输出Q=1，而的两个输入端，Q均为1，

17、所以输出为0。 可见，不论电路的原状态是什么，基本RS触发器在=1，=1的条件下，将维持原状态不变。这就是触发器的保持功能，体现了触发器具有记忆能力。所以，=1，=1也表示触发器的两个输入端没有信号输入，即与非型基本RS触发器是低电平触发（或输入电平有效）b.=1，=0，这时S端有信号，R端无信号。=0，输出Q=1，的两端输入端全为1，=0.可见，在这种情况下，Q=1，=0，触发器置“1”，且与电路原状态无关。S端有信号，Q=1，因此，S端叫“置1”端或“置位”（Set）端。c.=0，=1，这时R端有信号，S端无信号。=0，输出=1，的两个输入端全为1，Q=0。可见，在这种情况下，Q=0，=1

18、，触发器置“0”，且与电路原状态无关。R端有信号时，Q=0，因此，R端叫“置0”，或复位（Rest）端。d.=0，=0，这时R端S端均有信号。显然，在这种情况下，Q=1，它破坏了触发器输出端的互补性。并且一旦输入端低电平撤销后，触发器的状态是不确定的，必须避免出现这种情况。所以，与非门组成的基本RS触发器的输入端不允许和端同时为0，即必须+=1，这是它的约束条件。（4）功能分析74LS279为四个锁存器组成。四个锁存器中有两个具有两个置位端（）。当为低电平，为高电平时，输出端Q为高电平。当为高电平，为低电平时，Q为低电平。当和均为高电平时，Q被锁存在已建立的电平。当和均为低电平时，Q为不稳定的

19、高电平状态。表2 74LS279功能表4.集成显示译码器74LS481) 在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来。数字显示电路是许多数字设备不可缺少的组成部分。2) 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。3) 74LS48引脚排列图图8 74LS48引脚排列4）七段字划a、b、c、d、e、f、g是用条形发光二极管做成的。共阴极数码管是将各发光二极管阴极连在一起接低电平，阳极分别有译码器输出端来驱动。当译码输出某段码为高电平时，相应的发光二极管就导通发光，显示

20、相应的数码。图9 LED数码管5) 74LS48功能表表3 74LS48功能表 为灯测试输入端，具有最高优先权，当=0时，无论其他输入端为什么状态，输出ag均为高电平，显示字形“8”，以测试码段有无损坏。为消隐输入端，具有第二位的优先权，当为高电平，而=0时，无论其他输入端为什么状态，输出ag均为低电平，不显示字形。EN为数据锁存输入端，当=1时，如果EN=1,输入数据A3A2A1A0被锁存，不能传至译码器，输出ag保持以前的状态。当EN=0时，数据可以传至译码器，进行正常译码和显示。EN的优先权仅次于和。RBI为灭零输入端，当=1，EN=0时，而RBI=1，则当地址输入A3A2A1A0=00

21、00时，输出的“0”不显示，即ag全部为低电平，遇其他数码则正常显示。RBO为灭零输出端，当RBI=1（=1，EN=0）时，在输出的“0”不被显示（即被零熄灭）的同时，输出端RBO=1.可级联想到相邻位的RBI，实现对相邻位的灭零控制。5.计数器74LS1921) 统计输入脉冲个数的功能称为计数，具有计数功能的电路称为计数器。按触发方式分，计数器有异步和同步两种；按计数容量分，计数器有二进制计数器和非二进制计数器两种；按计数增减趋势分，有加法计数器、减法计数器和既能加法又能减法的可逆计数器三种。计数器74LS192属于十进制可逆同步计数器。2) 十进制可逆同步计数器74LS192，它具有双时钟

22、输入，并具有清除和置数等功能，在八路数字抢答器的定时电路中，可预置时间的电路选用74LS192进行设计，定时电路中用到两块74LS192实现减法计数。3) 计数器74LS192有两个计数脉冲输入端和,当有脉冲输入时做加法计数，当有脉冲输入时做减法计数。计数器74LS192是靠时钟脉冲来控制计数器的加减计数，在八路数字抢答器中，计数器74LS192在定时电路中做减法计数。4) 计数器74LS192的引脚排列和逻辑符号如下图所示，图中：为置数输入端，为减计数输入端，为减计数输入端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0Q1Q2Q3为数据输出

23、端。图10 74LS192引脚排列和逻辑符号表4 74LS192功能表为加计数时钟输入端，为减计数时钟输入；LD为预置输入控制端，异步预置；CR为复位输入端，高电平有效，异步清除；CO为进位输出：1001状态后负脉冲输出； BO为借位输出：0000状态后负脉冲输出端。74LS192时序图图11 74LS192时序图6.555定时器1) 555定时器是一种广泛应用的中规模集成电路，根据其内部组成的不同，可分为双极型（如NE555）和CMOS型（C755）两类。两种类型的定时器各有所长。双极型定时器具有较大的驱动能力，其输出电流可达200mA,可直接驱动发光二极管、扬声器、继电器等负载而CMOS型

24、定时器的输入阻抗高、功率低。故在抢答电路中选用NE555定时器。图12 555定时器结构它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5K的电阻器构成分压，它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端的参考电平为和。C1和C2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。是复位端，当其为0时，555输出低电平。平时该端开路或接。Vco是控制电压端（5脚），平时输出作为

25、比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。 T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路.2) 555电路的引脚功能表5 555定时器功能表4).多谐振荡器的原理及功能分析a.施密特触发器是数字系统中常用的电路之一,它可以把变化缓慢的脉冲波形变换成为数字电路所需要的矩形脉冲。 b.施密特电路的特点在于它也有两个稳定状态,但与一般触发器的区别在于这两个稳定状态的转换需要外加触发信号,而且稳定状态的维持也要依赖于外加触发信号

26、,因此它的触发方式是电平触发。c.施密特触发器电路图和波形图如下图所示，其回差电压为。若在电压控制端外接可调电压Vco（1.55V），可以改变回差电压,施密特触发器可方便的地把三角波转换成方波。d.当输入信号时,基本RS触发器置1,即=0,Q=1，输出为高电平;若增加,使得时,电路维持原态不变,输出仍为高电平;如果输入信号增加到时,RS触发器置0,即Q=0,=1,输出为低电平;再增加,只要满足,电路维持该状态不变。若下降，只要满足,电路状态仍然维持不变;只有当时,触发器再次置1,电路又翻转回输出为高电平的状态,工作波形如图所示。图13 施密特触发器电路图和波形图设电容的初始电压Uc=0，t=0

27、时接通电源，由于电容电压不能突变，所以高低触发端Vth=Vtl=01/3比较器A1输出为高电平，A2输出为低电平，即Rd=1，=0 R-S触发器置1 定时器输出U0=1 此时=0 定时器内部放电三极管截止，电源Vcc经R1，R2句电容C充电，Uc逐渐升高，当Uc上升到1/3Vcc时，A2输出由0翻转为1，这时=1，R-S触发顺保持状态不变，所以0tt1期间，定时器输出U0为高电平1.t=t1时刻Uc上升到2/3Vcc，比较器A的输出由1变0，这时=0，=1.R-S触发器复0，定时器输出U0=0，t1tt2期间，=1，放电三极管T导通电容C通过R2放电，Uc按指数规律下降，当Uc2/3Vcc时，

28、比较器A1输出由0变为1，R-S触发器的=1，Q的状态不变，U0的状态仍为低电平。 t=t2时刻，Uc下降到1/3Vcc比较器A2输出由1变0，R-S触发器的=1，=0，触发器处于1，定时器输出U0=1，此时电源再次向电容C放电，重复上述过程。 通过上述分析可知电容充电时，定时器输出U0=1，电容放电时U0=0，电容不断进行充电，放电输出端便获得矩形波。多谐振荡器无外部信号输入，却能输出矩形波，其实质是将直流形成的电能变为矩形波形式的电能6、单稳态触发器74ls121功能分析 （1）74LS121是典型单稳态触发器的芯片，它的引脚图和逻辑符号如图 (a)、(b)所示。(a) 引脚图； (b)

29、逻辑符号图14 74LS121引脚图和逻辑符号引出端符号：Cext外接电容端Q正脉冲输出端/Q负脉冲输出端 Rext/Cext外接电阻/电容端 Rint 内电阻端B正触发输入端A1、A2 负触发输入端（2）74LS121的主要性能该集成电路内部采用了施密特触发输入结构，因此对于边沿较差的输入信号也能输出一个宽度和幅度恒定的矩形脉冲。输出脉宽为 式中，RT(Rext)和CT(Cext)是外接定时元件，RT范围为2k40 k, CT为 10pF1000F。CT接在 10、11脚之间，RT接在 11、14 脚之间。如果不外接RT，也可以直接使用阻值为2k的内部定时电阻Rin，则将Rin接UCC，即9

30、、14 脚相接。外接RT时 9 脚开路。（3）74LS121的功能表表4 74LS121功能表（4）74LS121的工作原理 电路在输入信号A1、A2、B的所有静态组合下均处于稳态Q=0，Q=1。 有两种边沿触发方式。输入A1或A2是下降沿触发，输入B是上升沿触发。从功能表可见，当A1、A2或B中的任一端输入相应的触发脉冲，则在Q端可以输出一个正向定时脉冲。 电路工作中存在死区时间。在定时时间TW结束之后，定时电容CT有一段充电恢复时间，如果在此恢复时间内又输入触发脉冲，则输出脉冲宽度就会小于规定的定时时间TW。因此CT的恢复时间就是死区时间，记作TD。若要得到精确的定时，则两个触发脉冲之间的

31、最小间隔应大于TW+TD，如图 (c)所示。死区时间TD的存在，限制了这种单稳的应用场合。（5）74LS121工作波形四、电源电路的设计1.概述在电子技术及电子设备中，通常都需要稳定的直流电源供电，作为电子电路中必不可少的组成部分。它的作用之一是为各级电路中的三极管提供适合的偏置，其次是作为整个电子电路能量来源。常见的供电方式有两种，一种采用干电池、蓄电池或其他形式如光电池等像电路供电，这种供电方式是用化学能或其2.他形式的能量转化为电能之后，向电路提供能量，其缺陷在于能量的使用要受实际条件的限制；另一种是利用电网向风向电路提供能量，其优势在于电网所提供的能量是源源不断的。2.直流稳压电源组成

32、及作用直流稳压电源一般由电源变压器、整流滤波电路及稳压电路所组成。变压器把市电交流电压变为所需的低压交流电。整流器把交流电变为直流电。经滤波后，稳压器把不稳定的直流电压变为稳定的直流电压输出。本设计主要采用直流稳压构成集成稳压电路，通过变压，整流，滤波，稳压过程将220V交流电，变为稳定的直流电，并实现电压5V稳压输出。图15 直流稳压电源的组成3.各部分电路的作用交流电压变换部分。一般的电子设备所需的直流电压较之交流电网提供的220V电压相差较大，为了得到输出电压的额定范围，就需要将电网电压转换为合适的数值。所以，电压变换部分的主要任务是将电网电压变为所需的交流电压，同时还可以起到直流电源与电网的隔离作用。整流部分：整流电路的作用，是将变换后的交流电压转换为单方向的脉动电压。由于这种电压存在着很大的脉动成份（称为纹波），因此一般还不能直接用来给负载供电，否则，纹波的变化会严重影响负载电路的性能指标。滤波部分：滤波部分的作用是对整流部份输出的脉动直流电进行平滑，使之成为含交变成份很小的直流电压。也就是说，滤波部份实际上是一个性能较好的低通滤波器，且其截至频