VHDL键盘扫描

1、一、设计目的巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力，通过对 FPGA几个简单的模块设计， 进一步加深对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。二、设计内容（1）设计一个 44 的键盘扫描模块，要求有防抖动功能。（2）用键盘控制 1616 点阵 LED显示各种字符。（3）用键盘控制蜂鸣器发声，能有各种音调。三、实现方法本系统的系统组成及连接原理如图 3.1 所示，主系统由四个功能模块组成：分频模块（为键盘扫描模块和提供时钟） 、键盘扫描模块、 LED 点阵模块、发声模块。时钟输入分键L发频盘E声

2、模扫D模块描点块模阵块接蜂鸣器接 LED点阵接键盘图 3.1整体模块划分1、分频模块分频模块的作用是把2MHZ的时钟分成 1kHZ和 500HZ，为键盘扫描模块和LED 点阵模块提供时钟。主要方法是通过计数器实现分频。分频模块如图 3.2 ，clk 是输入时钟， clkout_kb 是输入给键盘扫描模块使用， clkout_LED 是输入给 LED点阵模块使用。图 3.2 分频模块视图1其仿真结果如图3.3图 3.3 分频模块仿真2、键盘扫描模块2.1 行列式键盘原理行列式键盘又叫做矩阵式键盘。用带有 I/O 口的线组成行列结构，按键设置在行列的交点上。本次试验用到的是 44 的行列结构键盘，

3、可以构成 16 个按键。这样，当按键数量平方增长是， I/O 口只是线性增长，这样就可以节省 I/O 口。行列式键盘的原理如图3.4 所示。keyin上拉电阻keydrvCDEF89AB45670123图 3.4行列式键盘的原理按键设置在行列线交叉点，行、列线分别连接到按键开关的两端。列线通过上拉电阻接+5V的电压，即列线的输出被嵌位在高电平状态。判断按键中有无键按下时通过行线输入扫描信号，然后从列线读取到状态实现的。其方法是依次给行线送低电平，检查列线的输入。如果列线信号全为高电平，则代表低电平所在的行中无按键按下；如果列线有输入为低电平，则低电平信号所在的行和出现低电平的列的交点处有按键按

4、下。设行扫描信号为 keydrv3 keydrv0 ，列线按键输入信号keyin3 keyin0 与按键位置的关系如表 3.1 所示表 3.1行扫描信号、列线按键输入信号与按键位置的关系keydrv3 keydrv0keyin3 keyin0对应的按键111001110110111011201113211104110151101610110111711108110191011A10110111B1110C1101D0111E10110111F2.2 键盘扫描系统模块划分键盘译码电路按键去抖动电路 入 4 4 键盘 描 路 入图 3.5 描系 模 划分 描 路 用于 生keydrv3-keydr

5、v0信号，其 化 序 1110110110110111周而复始的 描。其停留在每个状 的 大 有10ms。 描 路的模型如下：图 3.6 描 路外 接口 描 路的仿真如 3.7 所示：3图 3.7 扫描电路仿真键盘译码电路是从 keydrv3 keydrv0 和 keyin3 keyin0 译出按键值的电路，它的真值表如表 1 所示。键盘译码电路的模型如图 3.8 所示：图 3.8键盘译码电路外观其中键值 keycode 用 5 位编码，keycode 为 0000001111 表示键值 0F，keycode 为 11111 时表示无按键按下。译码电路的仿真如图3.9 所示：图 3.9 译码电

6、路仿真4图 3.9 仿真的是扫描信号在 keydrv=1011 时有按键按下，并且 keyin=0111 时的键值，由表 1 可知这时的键值因该是 B，而由图中可以看出仿真结果是 5h0B，即预测结果与仿真结果一致。2.3 按键去抖动电路实现由于机械触点的弹性作用 , 触点在闭合和断开瞬间的电接触情况不稳定 , 造成了电压信号的抖动现象 , 如图 3.10 所示。键的抖动时间一般为 5 10ms。这种现象会引起 FPGA对于一次键操作进行多次处理，因此须设法消除键接通或断时的抖动现象。去抖动的方法有硬件和软件两种：硬件去抖动和软件去抖动。图 3.10 按键抖动现象去抖动模块采用多次连续检测输入

7、键值的原理防抖。当检测到有键值输入时并不马上输出，而是当 16 次输入的键值都一样时才输出， 其中只要有一次键值不同的话计数器都会置零，重新记数。这样就能消除按键的抖动影响。其模块外观如图3.11 所示。图 3.11 去抖动模块外观按键去抖动仿真：5图 3.12 按键去抖动仿真由仿真图形可以看出，输入 keyvaluein 开始和结束时都产生抖动，但经过去抖模块后抖动消失了。起到了去抖动的功能。3、1616 LED 点阵显示屏的设计3.1 16x16 LED 点阵的工作原理及连接组成方式：16x16 LED点阵的工作原理同 8x8 LED 点阵的工作原理， 图 3.13 是 8x8 的 LED

8、 点阵单色行共阳模块的内部结构图，其单点工作电压 Uf 为 18 V，正向电流 IF 为 810 mA。当某一行线为高电平而某一列线为低时，其行列交叉的点就被点亮；而当其某一列线为高时，其行列交叉的点为暗；当某一行线为低电平时，无论列线如何，对应这一行的点全部为暗。图 3.13：8x8 的 LED 点阵单色行共阳模块的内部结构图6本实验采用的 16x16 LED 点阵用四个 8x8 点阵显示构成， 其连接方法如图 3.14 所示。图中，将 (A) 和 (B)的 8 列、 (C)和(D) 的 8 列分别对应相连，同时将 (A) 和(C)的 8 行、 (B)和(D)的 8 行分别对应相连。即可形成

9、一个 16 行(每一行有 16 个 LED) 、16 列 (每一列也有 16 个 LED)的 16x16 点阵显示器，可将这 256 个点称为一页，这样，显示字符时。只要对一页中对应的亮灭进行控制即可。图 3.14：四个 8x8 点阵显示构成的 16x16 LED 点阵3.2 16x16 LED 点阵的驱动方式本实验采用动态扫描型驱动方式显示， 即显示屏上的 16 行发光二极管共用一组列驱动寄存器，然后通过行驱动管的分时工作，来使每行 LED 的点亮时间占总时间的 1 16。只要每行的刷新速率大于 50 Hz，利用人眼的视觉暂留效应， 人们就可以看到一幅完整的文字或画面。扫描驱动分行扫描驱动和

10、列扫描驱动。由于 16x16 点阵显示器有 16 行，故使用行扫描信号，本电路中加入了一个4-16 线译码器，其输入是一个频率为1000Hz 的时钟信号，内部采用4 位二进制加法器，分别为 00001111，然后使每种状态只控制一路输出，解码输出为低态扫描信号，即会有16 路输出。本实验的列信号由事先存于寄存器中的16 进制码构成，每个矩阵表示一个字符的列扫描信号，伴随行扫描信号进行交替的扫描，其设计图见附录中16x16 LED 点阵扫描设计草图。本实验所显示的字符由键盘编码所确定，其编码与显示字符对应的关系如表3.2 所示：表 3.2：键盘编码与对应显示字符键盘编码0000000001000

11、1000011显示字符0123键盘编码00100001010011000111显示字符4567键盘编码01000010010101001011显示字符89AB键盘编码01100011010111001111显示字符CDEF键盘编码11111显示字符音符图形73.3 16x16 LED 点阵驱动电路16x16 LED 点阵驱动外观电路如图3.15 所示：图 3.15 16x16 LED 点阵驱动电路外观16x16 LED 点阵驱动电路原理图如图3.16 所示：图 3.16： 16x16 LED 点阵驱动电路原理图驱动行信号仿真如图 3.17 所示：8图 3.17 驱动行信号4、发声模块4.1 音

12、调的产生音调的产生是通过分频实现的。设计要求产生不同的音调，就需要不同的分频器。可以先构造一个分频器，然后通过 VHDL中的参数传递语句构造出十二个不同的分频器，其分频数见表 3.2 （输入时钟是 2MHz）。表 3.3 音符频率对照表键值音符频率分频数键值音符频率分频数0低 53925102.04087中 57842551.02041低 64404545.45458中 68802272.72732低 74944048.5839中 79882024.29153中 15233824.0918A高 110461912.04594中 25783460.2076B高 211751702.12775中

13、36593034.9014C高 313181517.45076中 46982865.3295D高 413971431.63924.2 电路实现发声模块其内部是一个有一个输入，十二个输出的分频器，用于产生十二种音调。然后根据键值判断哪个口输出。其顶层视图如图 3.18 所示。9图 3.18 发声模块外观发声模块的仿真见图3.19图 3.19 发声模块仿真仿真波形中 l5 h4 是分频器的十二个输出口，当键值是 C时 speaker 输入的是 h3 的值，达到了要求。5、顶层模块实现顶层电路只是把分频模块、键盘扫描模块、 LED 点阵模块和发声模块连接起来，其外观和内部结构如图 3.20 和 3.

14、21 所示。10图 3.20 顶层模块外观图 3.21 顶层模块内部结构6、管脚的定义管脚的定义如表3.4 所示表 3.4管脚的定义I/O NameI/O DirectionLocBankclkInputP3BANK7SpeakerOutputP95BANK4keydrvOutputP120BANK3keydrvOutputP121BANK3keydrvOutputP122BANK3keydrvOutputP123BANK3keyinInputP125BANK3keyinInputP127BANK3keyinInputP129BANK3keyinInputP132BANK2LEDcolumnO

15、utputP133BANK2LEDcolumnOutputP134BANK2LEDcolumnOutputP136BANK2LEDcolumnOutputP138BANK2LEDcolumnOutputP139BANK2LEDcolumnOutputP140BANK2LEDcolumnOutputP141BANK2LEDcolumnOutputP147BANK2LEDcolumnOutputP148BANK211LEDcolumnOutputP149BANK2LEDcolumnOutputP150BANK2LEDcolumnOutputP151BANK2LEDcolumnOutputP152B

16、ANK2LEDcolumnOutputP162BANK1LEDcolumnOutputP163BANK1LEDcolumnOutputP164BANK1LEDrowOutputP165BANK1LEDrowOutputP167BANK1LEDrowOutputP73BANK5LEDrowOutputP74BANK5LEDrowOutputP70BANK5LEDrowOutputP71BANK5LEDrowOutputP68BANK5LEDrowOutputP69BANK5LEDrowOutputP63BANK5LEDrowOutputP67BANK5LEDrowOutputP61BANK5LE

17、DrowOutputP62BANK5LEDrowOutputP59BANK5LEDrowOutputP60BANK5LEDrowOutputP57BANK5LEDrowOutputP58BANK5附录程序代码1、顶层模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;- Uncomment the following library declaration if instantiating- any Xilinx primitives in

18、 this code.-library UNISIM;-use UNISIM.VComponents.all;entity play_show isPort ( clk : in STD_LOGIC;keyin : in STD_LOGIC_VECTOR (3 downto 0);keydrv : out STD_LOGIC_VECTOR (3 downto 0);LEDrow : out STD_LOGIC_VECTOR(15 downto 0);-LED 行扫描信号LEDcolumn : out STD_LOGIC_VECTOR(15 downto 0);Displayshow: out

19、STD_LOGIC_VECTOR (6 downto 0);Displayselect: out STD_LOGIC_VECTOR (3 downto 0);speaker : out STD_LOGIC);12end play_show;architecture rtl of play_show iscomponent freq_divisionPort ( clk:in STD_LOGIC;clkout_kb:out STD_LOGIC;clkout_LED:out STD_LOGIC;clkout_display:out std_logic);end component;componen

20、t keyboardPort ( clk : in STD_LOGIC;- 扫描时钟，周期10mskeyin : in STD_LOGIC_VECTOR (3 downto 0);keydrv : out STD_LOGIC_VECTOR(3 downto 0);keyvalue : out STD_LOGIC_VECTOR(4 downto 0);- 输出扫描信号end component;component LEDArrayPort ( clk : in STD_LOGIC;- 时钟信号 , 经分灯鞯玫1ms 脉冲keycode : in STD_LOGIC_VECTOR(4 downto

21、 0);- 键盘给的编码LEDrow : out STD_LOGIC_VECTOR(15 downto 0);-LED 行扫描信号LEDcolumn : out STD_LOGIC_VECTOR(15 downto 0)-LED 列信号);end component;component playport (clk:in STD_LOGIC;keyvalue:in STD_LOGIC_VECTOR(4 downto 0);speaker:out STD_LOGIC);end component;component IBUFport (I: in std_logic; O: out std_log

22、ic);end component;component DisplayPort ( Keyvalue : in STD_LOGIC_VECTOR (4 downto 0);clk: in STD_LOGIC;Display : out STD_LOGIC_VECTOR (6 downto 0);Diselect : out STD_LOGIC_VECTOR (3 downto 0);end component;-signal clkin:STD_LOGIC;signal clkout_kb,clkout_LED,clkout_display:STD_LOGIC;-signal keydrv1:

23、STD_LOGIC_VECTOR (3 downto 0);13signal keyvalue1:STD_LOGIC_VECTOR (4 downto 0);signal CLK_SIG: std_logic;begin-keydrv clk, O = CLK_SIG);U2freq_division:freq_divisionport map(CLK_SIG,clkout_kb,clkout_LED,clkout_display);U3keyboard:keyboardport map(clkout_kb,keyin,keydrv,keyvalue1);U4LEDArray1616:LEDA

24、rrayport map(clkout_LED,keyvalue1,LEDrow,LEDcolumn);U5Uplay:playport map(CLK_SIG,keyvalue1,speaker);U6Display:Displayport map(keyvalue1,clkout_display,Displayshow,Displayselect);end rtl;2、分频器entity fredivn isgeneric(N:integer:=2);Port ( clkin:in STD_LOGIC;clkout:out STD_LOGIC);end fredivn;architectu

25、re Behavioral of fredivn issignal clk1:std_logic:=0;signal counter:integer range 0 to n;beginprocess(clkin)beginif rising_edge(clkin)thenif counter=(n-1)/2 thenclk1=not clk1;counter=0;elsecounter=counter+1;end if;end if;end process;clkoutkb_N)port map(clk,clkout_kb);U2:fredivngeneric map(N=LED_N)por

26、t map(clk,clkout_LED);U3:fredivngeneric map(N=display_N)port map(clk,clkout_display);end RTL;4、键盘扫描驱动entity keyscan isPort ( clkin : in STD_LOGIC;- 扫描时钟，周期20mskeydrv : out STD_LOGIC_VECTOR(3 downto 0);- 输出扫描信号end keyscan;architecture behavioral of keyscan issignal count : std_logic_vector(1 downto 0

27、):=00; - 计数器信号 beginprocess(clkin)beginif rising_edge(clkin) thenif count=11 thencount=00;elsecountkeydrvkeydrvkeydrvkeydrvkeydrv=0000;end case;end process;end behavioral;5、键盘编码entity keydecoder isPort ( clkin: in std_logic;keyin : in STD_LOGIC_VECTOR (3 downto 0);keydrv : in STD_LOGIC_VECTOR (3 dow

28、nto 0);keycode : out STD_LOGIC_VECTOR (4 downto 0);end keydecoder;architecture Rtl of keydecoder issignal temp:STD_LOGIC_VECTOR (7 downto 0);signal keyvalue1:STD_LOGIC_VECTOR (4 downto 0):=11111;signal count:std_logic_vector(1 downto 0):=00;-signal keypressed:boolean:=false;-signal q1,q2,q3,q4:boole

29、an;begintemp=keydrv&keyin;process(clkin)beginif falling_edge(clkin) thenif keyin=1111 thenif count=11 thenkeyvalue1=11111;count=00;elsecount=count+1;16end if;elsecountkeyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalue1keyvalu

30、e1keyvalue1keyvalue1=keyvalue1;end case;end if;end if;end process;keycode=keyvalue1;end rtl;6、键盘防抖entity Antiwitter isPort ( clkin : in STD_LOGIC;keyvaluein : in STD_LOGIC_VECTOR (4 downto 0);keyvalueout : out STD_LOGIC_VECTOR (4 downto 0);end Antiwitter;architecture Behavioral of Antiwitter issigna

31、l TempNum:std_logic_vector(4 downto 0);signal Counter:std_logic_vector(4 downto 0);signal Start:std_logic;beginprocess(clkin)beginif rising_edge(clkin) thenif Start=0 thenTempNum=11111;17keyvalueout=11111;Start=1;elseif keyvaluein/=TempNum thenTempNum=Keyvaluein;Counter=00000;elseif Counter=11111 th

32、enkeyvalueout=keyvaluein;Counter=00000;elseCounter=Counter+1;end if;end if;end if;end if;end process;end Behavioral;7、键盘顶层entity keyboard isPort ( clk : in STD_LOGIC;- 扫描时钟，周期10mskeyin : in STD_LOGIC_VECTOR (3 downto 0);keydrv : out STD_LOGIC_VECTOR(3 downto 0);keyvalue : out STD_LOGIC_VECTOR(4 down

33、to 0);- 输出扫描信号end keyboard;architecture RTL of keyboard iscomponent keyscanPort ( clkin : in STD_LOGIC;- 扫描时钟，周期10mskeydrv : out STD_LOGIC_VECTOR(3 downto 0);- 输出扫描信号end component;component keydecoderPort (clkin:in std_logic;keyin : in STD_LOGIC_VECTOR (3 downto 0);keydrv : in STD_LOGIC_VECTOR (3 do

34、wnto 0);keycode : out STD_LOGIC_VECTOR (4 downto 0);end component;component AntiwitterPort ( clkin : in STD_LOGIC;keyvaluein : in STD_LOGIC_VECTOR (4 downto 0);keyvalueout : out STD_LOGIC_VECTOR (4 downto 0);end component;signal keydrv1:STD_LOGIC_VECTOR (3 downto 0);18signal key:std_logic_vector(4 downto 0);beginU1:keyscanport map(clk,keydrv1);U2:keydecoderport map(clk,keyin,keydrv1,key);U3:Antiwitterport map(clk,key,keyvalue);keydrv=keydrv1;end RTL;8、LED扫描entity LEDArray