3选1频率选择器

1、实验二频率选择电路设计08电信1班林鸿辉28号实验目的：1）进一步熟悉VHDL的层次化设计方法。2）熟悉FPGAJI脚锁定方法。3）熟悉硬件下载与测试方法。实验原理：a MUX21nAiulybisCsuoMUK21Ul1- outysi如图所示。S为控制输入端，假设当S0=1时，MUX21中a2有效，y输出a2 端，否则输出a3。以此类推，S1=1时，MUX31中y输出a1。实验内容1）用VHDL实现2X1数据选择器，并生成可供调用的方块图文件library ieee;use ieee.std_logic_1164.all;en tity mux21 isport（a,b,s:IN STD_

2、LOGIC;y :OUT STD_LOGIC）;end mux21;ARCHITECTURE ss OF mux21 ISBEGINy = a WHEN s= 0 else b;END ss;2) 用例化语句实现下图所示3X1频率选择电路library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_ un sig ned.all;en tity mux31 isport(a:IN Std_Logic_Vector(3Downto1);s:IN Std_Logic_Vector(1Downto0);y:out Std_Logic);end

3、 mux31;architecture ss of mux31 iscomp onent mux21port(a,b,s :IN STD_LOGIC; y :OUT STD_LOGIC);end comp onent;SIGNAL z: std_logic ;beginU0:mux21 PORT MAP (a(2),a(3),S(0),z);U1:mux21 PORT MAP (a(1), Z, s(1),Y); END ss;3) 仿真设计3X1频率选择电路的正确性2,13 n$Pcdrtef：15.25 ns4）根据图中表示的引脚号进行引脚锁定I Ul)匡I I-凶审Group*Ndoe

4、Nime亠*謝口41.30十4Ip芒 Pb Pd inFMari ndPinsAkec pn5： aljlIHawLou tenJtl BariVretGiaupiStandard1iTUlPIN.23日量一阴LmL CJetzult-22d百LiptJ!LfRL fdefa-ult)-a3Irpu：Z- -!L/riL zfefzult4 厂LEI 穗山Ult)!75）选择实验箱实验模式选择目标器件是EP1C6Q240C8，根据附录图选实验电路模式5。6）接入相关信号验证电路功能。用键1（PI00,引脚号为1）控制s0;用键2（PIO1，引脚号为2）控制si; a3、a2和al分别接 clo

5、ck5（引脚号为16）、clock0（引脚号为93）和clock2（引脚号为17）；输出信号outy仍接扬声 器spker（引脚号为129）。通过短路帽选择 clock0 接256Hz信号，clock5接1024Hz, clock2 接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键 1、键2，控制s0、s1， 可使扬声器输出不同音调）。S0S1Y1时钟信号对应频率（Hz）00a1Clock025601a2Clock2810a1Clock025611a3Clock51024四、实验总结：这次3选1多路频率选择器的设计，一开始的时候 2选1选择器定义比较简 单，只用了 when-case语句就设计好了。但是后面的3选1元件例化语句中， 引脚的定义不太明了，导致思维有点混乱。还有在两个选择器中，b输入端和y输出端之间不知道如何连接起来，后来才知道要设一个中间变量，由于 没有中间变量，导致引脚锁定的时候 b1和y1没有定义，虽然程序通过了， 但是下载到实验板上的时候导致声音频率有误，这也是个问题。我是按照书 上4位全加器的例子来做的，书上没有中间变量，这跟这次的3