数电EDA简易电子琴Verilo

1、 数电EDA简易电子琴Verilog- 设计 数字电子技术课程设计 -简易电子琴设计 专业班级 ： 电子 姓 名 ： 学 号 ： 日 期 ： 2015.6.5 一、设计任务 用Verilog HDL语言设计简易电子琴。 （1）单独从左至右按下S1-S7每个按键后能够各自对应发出 “哆来咪发唆啦西”的音乐声； （2）按下最右边按键（S8），同时再配合按下S1-S7键后，发高八度的对应音； （3）按键需要进行“消抖”处理； （4）外部输入脉冲信号频率为1mhz； （5）扩展要求：自主设计（增加低8度功能）。 二、实验目的 1、学习verilogHDL语言的基本运用，能够利用其进行简单编程； 2、学

2、习使用Quartus7.0的基本操作，能够利用其进行简单的设计； 3、结合实践加深对理论知识的理解。 三、设计原理 1）喇叭的振动频率不同，导致产生不同的声音；振动频率越低，声音越低沉，振动频率越高，声音越尖锐。题目中音乐基本音的 “哆”对应频率为523Hz 、“来”对应频率为587Hz 、“咪”对应频率为659Hz 、“发”对应频率为698Hz 、“唆”对应频率为784Hz 、“啦”对应频率为880Hz 、“西”对应频率为998Hz。 低8度音：基本音频率/2，例如低音1的频率为523/2=261.5Hz。 高8度音：基本音频率2，例如高音1的频率为5232=1046Hz.。 不同的频率产生

3、利用给定的时钟脉冲来进行分频实现。 （2）消抖的原理：按键默认输入逻辑1，当有按键按下时对应的输入为逻辑0（但会存在抖动），当FPGA开始检测到该引脚从1变为0后开始定时（按键抖动时间大约10ms），定时时间结束后若该引脚仍然为0则表示确实发生按键按下，否则视为抖动而不予以理会；按键松开过程的消抖处理和按下时原理一样。 ）原理框图3（ 四、程序设计 消抖模块 module xiaodou(key_in,key_out,clk); input key_in; input clk; output key_out; reg key_out; reg 2:0presta; integer q; par

4、ameter s0=3b000, s1=3b001, s2=3b010, s3=3b011, s4=3b100, s5=3b101, s6=3b110, s7=3b111; always(posedge clk) begin case(presta) s0: begin key_out=0; q=0; if(key_in=1) presta=s0; else presta=s1; end s1: begin key_out9999) presta=s2; else q=q+1; end s2: begin key_out=0; q=0; if(key_in=1) presta=s0; else

5、 presta=s3; end s3: begin key_out=1; q=0; if(key_in=0) presta=s3; else presta=s4; end s4: begin key_out44444) presta=s5; else q=q+1; end s5: begin q=0; if(key_in=1) presta=s0; else presta=s3; end s6: begin presta=s0; end s7: begin presta=s0; end endcase end end module 按键模块 module anjian(a,b,c,d,e,f,

6、g,h,i,qout); input a,b,c,d,e,f,g,h,i; output 10:0 qout; reg 8:0 q; reg 10:0 qout; always(a or b or c or d or e or f or g or h or i) begin q0=i; q1=h; q2=g; q3=f; q4=e; q5=d; q6=c; q7=b; q8=a; end always(q) begin case(q) 9b100000000:qout=11b01110111100; 9b010000000:qout=11b01101010011; 9b001000000:qo

7、ut=11b01011110111; 9b000100000:qout=11b01011001100; 9b000010000:qout=11b01001111110; 9b000001000:qout=11b01000111000; 9b000000100:qout=11b00111110101; 9b100000010:qout=11b00111011110; 9b010000010:qout=11b00110101010; 9b001000010:qout=11b00101111011; 9b000100010:qout=11b00101100110; 9b000010010:qout=

8、11b00100111111; 9b000001010:qout=11b00100011100; 9b000000110:qout=11b00011111011; 9b100000001:qout=11b11101111000; 9b010000001:qout=11b11010100110; 9b001000001:qout=11b10111101110; 9b000100001:qout=11b10110011000; 9b000010001:qout=11b10011111100; 9b000001001:qout=11b10001110000; 9b000000101:qout=11b

9、01111101010; 9b000000011:qout=11b00000000000; 9b000000001:qout=11b00000000000; 9b000000000:qout=11b00000000000; 9b000000010:qout=11b00000000000; default:qout0) begin if(qyuzhi) begin q=q+1; pl_out=0; end else begin q=11b00000000000; pl_out=1; end end else begin q=11b00000000000; pl_out=1; end end endmodule 五、原理图及仿真波形图 六、 心得体会 由于之前对本次设计所需知识了解较少，所以在实验过程中遇到了很多的困难，真的很难，但是同样在解决各种困难的过程中也有所收获。从书本上获得的知识跟实践之间具有很大的差距，这要求我们要加强锻炼自己的实际操作 能力。首先，在课程设计之前，要先了解我们要完成什么功能，否则做的任何努力都是无用功。