数电实验报告实验六计数译码显示综合实验整理版x_第1页
数电实验报告实验六计数译码显示综合实验整理版x_第2页
数电实验报告实验六计数译码显示综合实验整理版x_第3页
数电实验报告实验六计数译码显示综合实验整理版x_第4页
数电实验报告实验六计数译码显示综合实验整理版x_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数电实验报告实验六计数、译码、显示综合实验姓名:学号:班级:院系: 指导老师:2016年目录实验目的: 22实验器件与仪器: 22实验原理: 33用同步清零端或置数端置零或置数构成N 进制计数器 33用同步清零端或置数端置零或置数构成N 进制计数器 33实验内容: 44实验过程: 55实验总结: 66实验:实验目的:1. 熟悉中规模集成电路计数器的功能及应用。2. 熟悉中规模集成电路译码器的功能及应用。3. 熟悉LED数码管及显示电路的工作原理。4. 学会综合测试的方法。实验器件与仪器:1. 实验箱、万用表、示波器。2. 74LS160、 74LS48、 74LS20实验原理:对于计数规模小的

2、计数器,我们使用集成触发器来设计计数 器,但是如果计数器的模数达到十六以上(如六十进制)时,如 果还是用集成触发器来设计的话,电路就比较复杂了。在这种情 况下,我们可以用集成计数器来构成任意进制计数器。利用集成 计数器的清零端和置数端实现归零,从而构成按自然态序进行计 数的 N 进制计数器的方法。用同步清零端或置数端置零或置数构成 N 进制计数器用这种方法的实现步骤如下:1) 写出状态 SN-1 的二进制代码。2) 求归零逻辑, 即求同步清零端或置数控制端信号的逻辑表达 式3) 画连线图用同步清零端或置数端置零或置数构成 N 进制计数器用这种方法的实现步骤如下:1) 写出状态 SN 得二进制代

3、码2) 求归零逻辑, 即求异步清零端或置数控制端信号的逻辑表达 式3)画连线图在集成计数器中,清零、置数均采用同步方法的有74LS163均采用异步方法的有 74LS193 74LS197 74LS192清零采用异步方法、置数采用同步方法的有74LS161 74LS160有的只具备异步清零功能,如CC4520 74LS190 74LS191 74LS90则具有异步清零和异步置 9 功能。实验内容:1.用集成计数器74LS160分别组成8421码十进制和六进制计数器, 然后连接成一个60进制计数器(6进制为高位,10进制位低位)。 使用实验箱上的LED译码显示电路显示(注意咼低位顺序及最咼 位的处

4、理)。用函数发生器的低频连续脉冲(调节频率为1-2Hz)作为计数器的计数脉冲。通过数码管观察计数、译码、显示电路 的功能是否正确。2.设计一个时间计数器,具有分钟和秒计时功能的计数器。CPRDPECETCEP功能x0xxx清零10xx置数110x保持11x0保持(但C=C)f1111计数实验过程:1.六十进制计时器的电路连接图如下:2.十进制计数器和六进制计数器的 Q3、Q2、Q1、Q0及CP的时序图十进制计数器时序图crQ0Q103六进制计数器时序图CP1Q00LQ2Q33. 数码管显示情况:该计数器从00递增加1,到59后,又回到00状态实验总结:1. 本实验初次进行是采用的是异步接法,每当个位为9时,十位就进一,这是由于计数器是上升沿触发的,所以有这个时间差,后 来在10进制计数器的进位输出接到J-K触发器上(J二K = 1,接Q) Q接入6进制计数器的CP端,就解决了问题。2. 本

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论