单元电路的级联设计注意及方法

1、 14.1.3单元电路之间的级联设计 各单元电路确定以后，还要认真仔细地考虑它们之间的级联问题，如：电气特性的相互匹配、信号耦合方式、时序配合，以及相互干扰等问题。 1.电气性能相互匹配问题 关于单元电路之间电气性能相互匹配的问题主要有：阻抗匹配、线性范围匹配、负载能力匹配、高低电平匹配等。前两 个问题是模拟单元电路之间的匹配问题，最后一个问题是数字单元电路之间的匹配问题。而第三个问题(负载能力匹配)是两 种电路都必须考虑的问题。从提高放大倍数和带负载能力考虑，希望后一级的输入电阻要大,前一级的输出电阻要小,但从改善频率响应角度考虑，则要求后一级的输入电阻要小。 对于线性范围匹配问题，这涉及到

2、前后级单元电路中信号的动态范围。显然，为保证信号不失真地放大则要求后一级单元电路的动态范围大于前级。 负载能力的匹配实际上是前一级单元电路能否正常驱动后一级的问题。这在各级之间均有，但特别突出的是在后一级单 元电路中，因为末级电路往往需要驱动执行机构。如果驱动能力不够，则应增加一级功率驱动单元。在模拟电路里，如对驱 动能力要求不高，可采用运放构成的电压跟随器，否则需采用功率集成电路，或互补对称输出电路。在数字电路里，则采用达林顿驱动器、单管射极跟随器或单管反向器。电平匹配问题在数字电路中经常遇到。若高低电平不匹配，则不能保证正常的逻辑功能，为此，必须增加电平转换电路。尤其是CMOS集成电路与T

3、TL集成电路之间的连接，当两者的工作电源不同时(如CMOS为+15V,TTL为+5V）,此时两者之间必须加电平转换电路。 2.信号耦合方式 常见的单元电路之间的信号耦合方式有四种：直接耦合、阻容耦合、变压器耦合和光电耦合。 (1)直接耦合方式 直接耦合是上一级单元电路的输出直接（或通过电阻）与下一级单元电路的输入相连接。这种耦合方式最简单，它可把上一级输出的任何波形的信号（正弦信号和非正弦信号）送到下一级单元电路。但是，这种耦合方式在静态情况下，存在两个单元电路的相互影响。在电路分析与计算时，必须加以考虑。 (2)阻容耦合方式（如图14.1.2所示） 14.1.2 阻容耦合传递脉冲信号 (3)

4、变压器耦合方式 (4)光电耦合方式 光电耦合方式是一种常用的方式，其主要是通过光电信号的转换变成信号的传输，以达到前后级隔离的目的。 3.时序配合 单元电路之间信号作用的时序在数字系统中是非常重要的。哪个信号作用在前，哪个信号作用在后，以及作用时间长短等，都是根据系统正常工作的要求而决定的。换句话说，一个数字系统有一个固定的时序。时序配合错乱，将导致系统工作失常。 时序配合是一个十分复杂的问题，为确定每个系统所需的时序，必须对该系统中各个单元电路的信号关系进行仔细的分析，画出各信号的波形关系图时序图，确定出保证系统正常工作下的信号时序，然后提出实现该时序的措施。 14.1.4画出总体电路草图

5、单元电路和它们之间连接关系确定后，就可以进行总体电路图的绘制。总体电路图是电子电路设计的结晶，是重要的设计文件，它不仅仅是电路安装和电路板制作等工艺设计的主要依据，而且是电路试验和维修时不可缺少的文件。总体电路涉及的方面和问题很多，不可能一次就把它画好，因为尚未通过试验的检验，所以不能算是正式的总体电路图，而只能是一个总体电路草图。 对画出总体电路图的要求是：能清晰工整地反映出电路的组成、工作原理、各部分之间的关系以及各种信号的流向。因此，图纸的布局、图形符号、文字标准等都应规范统一。 14.1.5总体电路试验 由于电子元器件品种繁多且性能分散，电子电路设计与计算中又采用工程估算，再加之设计中

6、要考虑的因素相当多，所以，设计出的电路难免会存在这样或那样的问题，甚至差错。实践是检验设计正确与否的唯一标准，任何一个电子电路都必须通过试验检验，未能经过试验的电子电路不能算是成功的电子电路。通过试验可以发现问题，分析问题，找出解决问题的措施，从而修改和完善电子电路设计。只有通过试验,证明电路性能全部达到设计的要求后，才能画出正式的总体电路图。 电子电路试验应注意以下几点： 1.审图。电子电路组装前应对总体电路草图全面审查一遍。尽早发现草图中存在的问题，以避免实验中出现过多反复或重大事故。 2.电子电路组装。一般先在面包板上采用插接方式组装，或在多功能印刷板上采用焊接方式组装。有条件时亦可试制

7、印刷板后焊接组装。 3.选用合适的试验设备。一般电子电路试验必备的设备有：直流稳压电源、万用表、信号源、双踪示波器等，其他专用测试设备视具体电路要求而定。 4.试验步骤：先局部，后整体。即先对每个单元电路进行试验，重点是主电路的单元电路试验。可以先易后难，亦可依次进行，视具体情况而定。调整后再逐步扩展到整体电路。只有整体电路调试通过后，才能进行性能指标测试。性能指标测试合格才算试验完结。 14.1.6绘制正式的总体电路图 经过总体电路试验后，可知总体电路的组成是否合理及各单元电路是否合适，各单元电路之间联接是否正确，元器件参数是否需要调整，是否存在故障隐患，以及解决问题的措施，从而为修改和完善

8、总体电路提供可靠的依据。 画正式总体电路图应注意的几点与画草图一样，只不过要求更严格，更工整。一切都应按制图标准绘图。14.2数字电路系统设计方法 14.2.1数字电路系统的组成与类别 1.数字电路系统的组成 在电子技术领域里，用来对数字信号进行采集、加工、传送、运算和处理的装置称为数字电路系统。一个完整的数字电路系统往往包括输入电路、输出电路、控制电路、时基电路和若干子系统等五个部分，如图14.2.1所示。各部分具有相对的独立性，在控制电路的协调和指挥下完成各自的功能，其中控制电路是整个系统的核心。14.2.1数字电路系统的组成 (1) 输入电路 输入电路的任务是将外部信号变换成数字电路能够

9、接受和处理的数字信号。外部信号通常可分成模拟信号和开关信号两大类，如声、光、电、温度、湿度、压力及位移等物理量属于模拟量，而开关的闭合与打开、管子的导通与截止、继电器的得电与失电等属于开关量。这些信号都必须通过输入电路变换成数字电路能够接受的二进制逻辑电平。 (2) 输出电路 输出电路将经过数字电路运算和处理之后的数字信号变换成模拟信号或开关信号去推动执行机构。当然，在输出电路和执行机构之间常常还需要设置功放电路，以提供负载所要求的电压和电流值。 (3)子系统 子系统是对二进制信号进行算术运算或逻辑运算以及信号传输等功能的电路，每个子系统完成一项相对独立的任务，即某种局部的工作。子系统又常称为

10、单元电路。 (4)控制电路 控制电路将外部输入信号以及各子系统送来的信号进行综合、分析,发出控制命令去管理输入、输出电路及各个子系统，使整个系统同步协调、有条不紊地工作。 (5)时基电路 时基电路提供系统工作的同步时钟信号，使整个系统在时钟信号的作用下顺序完成各种操作。 2.数字电路系统的类型 (1)在数字电路系统中，有的全是由硬件电路来完成全部任务，有的除硬件电路外，还需要加上软件，即使用可编程器件，采用软硬结合的方法完成电路功能。后者的功能要比前者强得多，而且能使硬件投资减少，使用灵活方便。 根据系统中有无可编程器件，数字电路系统可分为可编程和不可编程两大类。可编程器件最典型的是微处理器，

11、一片微处理器配上若干外围芯片构成硬件电路，再加上相应的软件就可以构成一个功能很强的应用系统。除微处理器之外，如存储器ROM、EPROM、E2PROM、RAM，可编程逻辑阵列PAL、通用可编程逻辑阵列GAL，以及各种可编程接口电路，这些器件的功能均可以通过软件来设置。一片GAL就能代替2050片小规模集成芯片,而且可以使系统的可靠性大大提高。 (2)由于微处理器在可编程器件中具有一定的特殊性，因而，根据系统中是否使用微处理器,又可将数字电路系统分成微处理器控制和无微处理器控制两大类。 (3)根据数字电路系统所完成的任务性质可将其分成数字测量系统、数字通信系统和数字控制系统三大类。 14.2.2

12、数字电路系统的设计步骤 由于系统完成的任务不同，设计的数字电路系统规模有大有小，电路的结构也有繁有简。无论系统规模的大小，其设计步骤是大体一致的，图14.2.2所示是数字电路系统设计的一般程序。 (1)分析设计要求，明确性能指标 具体设计之前，必须仔细分析系统的要求、性能指标及应用环境等。分清楚要设计的电路属于何种类型，输入信号如何获得，输出执行装置是什么，工作的电压、电流参数是多少，主要性能指标如何等等。然后查找相关的各种资料,广开思路，构思出各种总体方案，绘制结构框图。 (2)确定总体方案 对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较，并考虑各种元

13、器件的来源，最后确定一种可行的方案。 图14.2.2 数字系统设计的一般流程 (3)设计各子系统 将总体方案化整为零，分成若干个子系统或单元电路，然后逐个进行设计。 每一个子系统一般均能归结为组合电路与时序电路两大类。在设计时，应尽可能选用合适的现成电路，芯片的选用应优先使用中、大规模集成电路，这样做不仅能简化设计，而且有利于提高系统的可靠性。若需选用小规模电路，则先分清设计的电路是属于组合电路还是时序电路，然后按不同的方法分别作具体设计。 (4)设计控制电路 控制电路的功能诸如系统清零、复位、安排各子系统的时序先后及启动停止等，在整个系统中起核心和控制作用。设计时最好画出时序图，根据控制电路

14、的任务和时序关系反复构思电路，选用合适的器件，使其达到功能要求。 (5)组成系统 各部分子系统设计完成后，要绘制总系统原理图。在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出的规律摆布各部分电路，并标出必要的说明。 (6)安装调试，反复修改，直至完善。 (7)总结设计报告。14.2.3数字系统的设计方法 1.自下而上的设计方法 数字系统自下而上的设计是一种试探法，设计者首先将规模大、功能复杂的数字系统按逻辑功能划分成若干子模块，一直分到这些子模块可以用经典的方法和标准的逻辑功能部件进行设计为止，然后再将子模块按其连接关系分别连接，逐步进行调试，最后将子系统组成在一起，进行整体调试，

15、直到达到要求为止。 这种方法的特点是: (1)没有明显的规律可循，主要靠设计者的实践经验和熟练的设计技巧，用逐步试探的方法最后设计出一个完整的数字系统。(2)系统的各项性能指标只有在系统构成后才能分析测试。如果系统设计存在比较大的问题，也有可能要重新设计，使得设计周期加长、资源浪费也较大。 2.自上而下的设计方法 自上而下的设计方法是，将整个系统从逻辑上划分成控制器和处理器两大部分，采用ASM 图或RTL语言来描述控制器和处理器的工作过程。如果控制器和处理器仍比较复杂，可以在控制器和处理器内部多重地进行逻辑划分，然后选用适当的器件以实现各个子系统，最后把它们连接起来，完成数字系统的设计。 设计

16、步骤：（1）明确所要设计系统的逻辑功能。 （2）确定系统方案与逻辑划分，画出系统方框图。 （3）采用某种算法描述系统。 （4）设计控制器和处理器，组成所需要的数字系统。 14.2.4现代数字系统的实现 随着集成电路技术的发展和计算机应用的普及，数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模、直到专用集成电路（ASIC）的发展过程。现在的ASIC芯片规模已经达到几百万个元件。FPGA或CPLD属于ASIC电路一类。一个复杂 的数字系统只要一片或几片ASIC即可实现。制作ASIC的方法大体可分为两种，一种是掩膜方法，即由半导体厂家制造；另一种是现场可编程方法，用户可将所设计

17、的电路通过计算机和开发工具，生成关于阵列连接的信息文件，并将信息文件通过编程器编程到芯片上。如果采用在系统编程器件，不需要编程器，直接将芯片装在所设计的系统或电路板上，通过编程电缆直接对其编程或修改。 一般可编程逻辑器件集成软件开发系统，支持两种设计输入方法或两种输入的混合方式：一种是图形设计输入；另一种是硬件描述语言输入，即计算机对输入文件进行编译、综合、优化、适配等操作，最后生成供编程用的JEDEC文件，就可以编程到芯片中。 所谓硬件描述语言，就是利用该语言描述电路的功能、信号连接关系及定时关系。它能比电路原理图更有效地表示硬件电路的特性。硬件描述语言在硬件设计领域的作用与C或C+在软件设

18、计领域的作用类似。软件语言在某一时刻只需执行一条语句，而硬件描述语言可能同时要执行几条语句，因为实际系统中许多操作是并行的，这是它与软件语言的最大区别之一。 硬件描述语言有很多种，现在比较流行的有ABEL和VHDL。比较而言，ABEL是来描述相对简单的数字系统，而VHDL则是来描述更复杂的数字系统。14.3算法状态机 (ASM) ASM 图是描述数字系统控制算法的流程图，它是用一些特定符号按规定的连接方式来描述数字系统的功能。应用ASM 图设计数字系统，可以很容易将语言描述的设计问题变成时序流程图的描述，只要描述逻辑设计问题的时序流程图一旦形成，状态函数和输出函数就容易获得，从而得出相应的硬件

19、电路。 ASM 图表面上与通常的软件流程图非常相似。但ASM 图表示事件的精确时间间隔序列,而一般软件流程图只表事件序列，没有时间概念，这是两者的根本差别。为了用ASM图描述数字系统的工作过程，首先研究ASM 图示符号。 ASM图有三种基本符号：状态框，判断框和条件输出框。 14.3.1 状态框 数字系统控制序列中的状态用一个矩形框表示，称为状态框。框内标出在此状态下实现的寄存器传输操作和输出，状态的名称置于状态框左上角，分配给状态的二进制代码位于状态框的右上角,图14.3.1（b）为状态框实例。状态框的名称是S1，其代码是010，框内规定的寄存器的操作是BA，输出信号是Z。图14.3.1中的

20、箭头表示系统状态的流向，在时钟脉冲触发沿的触发下，系统进入状态S1，在下一个时钟脉冲触发沿的触发下,系统离开状态 S1,因此一个状态框占用一个时钟脉冲周期。由此看出，ASM 图内蕴涵着事件序列特性。 控制器的控制命令由控制算法决定，为表示这些输出命令，将其放入相应状态框内，在该状态框内的动作都应在相应该状态时钟结束时或结束以前完成。在该状态期间可以根据需要定义其它输出信号。 14.3.2 判断框 当控制算法存在分支时，次态不仅决定于现态，还与现态时的外输入有关，因此需要有表示分支的方法。表示分支的符号以菱形或矩形加 菱形边框表示。判断框表示状态变量对控制器工作的影响，如图14.3.2 所示。它

21、有一个入口和多个出口，框内填判断条件，如果条件是真，选 择一个出口，若条件是假，选择另一个出口。判断框不占用时间。 图14.3.1 状态框图14.3.2 判断框 14.3.3 条件输出框 控制器某些状态只有在一定条件下才能输出。为与一般的状态输出相区别，用椭圆框表示条件输出。条件输出框如图14.3.3(a) 所示，条件框的入口必定与判断框的输出相连。列在条件框内的寄存器操作或输出是在给定的状态下，满足判断条件才发生的。在图14.3.3(b)的例子中，当系统处于状态S1时，若条件X=1，则寄存器R被清零,否则R保持不变；不论X为何值，系统的下一个状态都是S2。 图14.3.3 条件输出框14.4

22、寄存器传输语言(RTL) 数字系统各模块之间的信息传输，以及模块内部各子模块之间的信息加工、存储与传输操作，不能用组合电路和时序电路中采用的方法进行描述，必须采用更高级的描述方法,方法之一是寄存器传输语言RTL，并且这个表示法同硬件之间有着简单的对应关系。这种寄存器传输语言适于描述功能部件级的数字系统,用RTL语言使系统要求与硬件电路间建立对应的关系。能简明、精确地描述系统内信息的传送和处理。 在寄存器传输语言中，一个语句标号对应于时序流程图中的一个状态框，条件转移语句对应时序流程图中的判断框，用无条件转移语句描述状态之间的无条件转移等等。数字系统中最常用到的操作有6类： 1 寄存器间相互传送

23、操作 在寄存器传输语言中，用大写英文字母表示寄存器，也可用图形表示，如图14.4.1左所示。还可以把寄存器的每一位都表示出来,如图14.4.1右所示。其中方括号内是每一位的编号。 (1)无条件传送语句 无条件传送语句格式为：AB，其中，箭头表示传送方向，B称为源寄存器，A称为目的寄存器。传送操作是一个复制过程，不改变源寄存器的内容，无条件传送操作一般与时钟无关，而是在一定条件下发生。 (2)条件传送语句 传送条件常由控制器给出的逻辑函数规定，其中！和*是条件语句专用符,！称为间隔符，其意义是间隔符左边和右边的数据之间没有联系。*是条件语句的连接符，*号右边是传送条件。 图14.4.1 RTL中

24、寄存器间相互传递操作 2 算术运算操作 基本的算术操作是加、减、取反和移位。表14.4.1算术操作符号表示法说明FA+BA与B之和传输给FFA-BA与B之差传输给FBB+1求寄存器B存数的补码BB求寄存器B存数的反码FA+B+1A加B的补码传输给FAA+1加1AA-1减1 3 逻辑操作 逻辑操作是两个寄存器对应之间的操作，包括与、或、非，为了区别于算术运算符号，这里的与、或、非分别用符号、和字母上方加一横表示。表14.4.2逻辑运算符号表示法说明FA“非操作FAB或操作FAB与操作FAB异或操作 4 移位操作 移位操作分为左移和右移两种。 （1）左移操作语句：AshlA，A00 （2）右移操作语句:AshrA,A30 （3）循环左移操作语句: AshlA,A0A3 （4）循环右移操作语句: AshrA,A3A0 5 输入和输出操作 寄存器传输语言还可以描述系统输入、输出操作，如果将输入线X的数据传送到A寄存器，则表示为 AX 把寄存器A的各位传送到输出线时，则采用符号表示 Z=A该语句意味着寄存器输入与输出线Z直接相连。 6 无条件转移和条件转移 （1）无条件转移语句 （S） 表示下一步转向编号为S的语句继续执行。 （2）条件转移语句 （f1，f2，fn）/（S1,S2,Sn） 其中f是系统变量的函数，取值为0或1,当fi1时，执行Si标号的语