计算机组成原理真题练习题模拟题(附答案

1、承诺：我将严格遵守考场纪律，并知道考试违纪、作弊的严重后果，承担由此引起的一切后果。专业 班级 学号 学生签名： 华东交通大学 2003 2004 学年第 二 学期 考试卷 计算机组成原理与系统结构 课程 课程类别：必修课 开卷(范围)：只允许参考教材，其他资料一律不能带入考场。题号一二三四五六七八九总 分分数评卷人注意：前三大题大案必须填写在后面的答题栏中，写在题目上的答案无效！一、填空题（每空2分，共20分）1.中央处理器CPU和主存储器合称 主机 ？ 1 。2每条指令都是由2操作码 和地址码两部分组成。3在补码一位乘法中，如果判断位YnYn+1=10，则下一步（但不是最后一步）的操作是将

2、部分积加上3【-x】补，再向 右4移一位。4控制器的实现方法有三种，它们是以逻辑代数为基础的硬布线逻辑5和PLA设计，以及采用存储逻辑实现的微程序控制6设计。9当前正在执行的指令保存在CPU的指令P1687寄存器中；运算结果进位标志C保存在CPU的通用(状态条件？8寄存器中。15字节多路通道是一种简单的共享通道，它是建立在时间分割9 的基础上，轮流为多台低速和中速外设服务。选择通道数据的传送是以字节10方式进行，因此传送速率高。二、选择题（单项选择，每题2分，共20分）1两个不为0的五位二进制的定点小数，经补码加法运算后结果为1.00000，若此结果不表示溢出，则下列推论中正确的是（ C ）A

3、. 两个都为正定点小数，和为1.00000B. 两个数符号相反，被加数比加数大1.00000 C. 两个都为负定点小数，和为1.00000D. 两个数符号相反，被加数比加数小1.000002.算术右移指令执行的操作是（ A ）。A. 符号位填0，并顺次右移1位，最低位移至进位标志位 ；B. 符号位不变，并顺次右移1位，最低位移至进位标志位 ；C. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ；D. 符号位填1，并顺次右移1位，最低位移至进位标志位 ；3用原码一位除法进行两定点数相除，在执行运算之前首先要进行的操作是（ a）A.判商是否溢出B.判商是否为负数C.判商是否为0 D.判

4、商是否为正数5存储器进行两次连续、独立的操作（读或写）所需的时间间隔，通常称为（ B ）A.存储器的读写时间B.存储器的存取速度C.存储器的平均无故障时间D.存储周期时间6.指令系统采用不同寻址方式的目的是（ B ）。A. 实现存贮程序和程序控制；B. 缩短指令长度，扩大寻址空间，提高编程灵活性；C. 可直接访问外存；D. 提供扩展操作码的可能并降低指令译码的难度；7间接访内指令STA A（以主存A单元中的内容作为地址，将累加器的内容存入该主存单元）的指令周期包含CPU周期至少有（ b ）A.一个 B.二个 C.三个 D.四个8具有自同步能力的记录方式是( d )。 A. NRZ0 B. NR

5、Z1 C.不归零制 D. MFM9.下述I/O控制方式中，( b)主要由程序实现。A.PPU方式 B.中断方式 C.DMA方式（完全由硬件执行的） D.通道方式10设置中断排队判优逻辑的目的是（B？ ）A.产生中断源编码B.使同时提出的请求中的优先级别最高者，得到及时响应C.使CPU能方便地转入中断服务子程序D.提高中断响应速度三、判断题（每题2分，共10分）1. 冯。诺依曼计算机以存储器为中心，采用存储程序的方案设计，现代计算机习惯上仍然称为冯。诺依曼计算机。（ ）2. SN74184型ALU是一个4位的运算器，能进行16种算术运算和16种逻辑运算。( )3. 为具有8个二进制数据位的海明码

6、能够达到发先两位错误，并能自动纠正一位错误，则需要校验位的个数为4。（ ）4. CRC码中，若G（x）=X3+X+1，且二进制数的CRC码为，则表示没有错误发生。( )5. RISC计算机的特点是指令长度固定，指令条数少，寻址方式少，采用微程序控制方法。( 指令格式种类少 寻址方式种类少 )四、简答题（每题4分，共12分）1. 什么是字长，字长和指令长度有何关系？为什么字长是计算机的一个重要技术指标？答：P131字长是指计算机能直接处理的二进制数据的位数，它与计算机的功能和用途有很大的关系，是计算机的一个重要的技术指标。因为字长决定了计算机的运算精度，字长越长计算机的运算精度越高。2. 试比较

7、主存辅存层次与Cache主存层次的异同点。P2433. 什么是DMA方式?DNA控制器可采用哪几种方式与CPU分时使用内存?答：P338 DMA是I/O设备 与主存器之间由硬件组成的直接数据通道，。用于I/O设备与主存之间的成组数据传送。有三种工作方式：CPU暂存方式 CPU周期窃取方式 直接访问存储器工作方式五、分析与计算（每题6分，18分）1.某计算机系统的内存储器由 cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：(1) cache的命中率是多少？h=(4500-340）/45

8、00(2) CPU访问内存的平均时间是多少ns？(1-h)*45ns+h*(45+200)2.试分析下图，写出图中的写电流波形属于何种磁记录方式。答：1是FM调频制。2见1就翻的RZ1 3是MFM改进调频制 4是见1就翻得RZ1 5是NRZ不归零制。4. 有一主存Cache层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：主存的地址格式？主存地址为25301H，问它在主存的哪一块？ 答：（1）主存地址包括字块内地址，字块地址，主存字块标记。（2）六、综合题（共2题，20分）1用4k8位/片的SRAM存储器芯片设计一个16K16位的存储器。已知地址总线为

9、A15A0(低)，双向数据总线为D15D0(低)，读写控制信号为 。（1） 这种扩展方式是什么？字位扩展。共需要多少片这样的SRAM芯片？8片（2） 该存储器地址线多少位？哪几位用做地址译码？数据线多少位？14根地址线。后2位当做地址译码。16根数据线（3） 请画出该存储器逻辑图，注明各种信号线，列出各片选逻辑式。2.下图是一个二维中断系统，其中IRi为中断请求，IMi中断屏蔽位（IMi=0为中断允许，IMi=1为中断屏蔽），请问：（1） 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。（2） 若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么？

10、如果CPU的执行设备D的中断服务程序，IM0,IM1,IM2的状态又是什么？（3） 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？（4） 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？计算机组成原理复习题一、填空题1、 计算机系统可分为硬件和软件两个部分。2、 计算机硬件由运算器、控制器、存储器、输入设备和输出设备五大部分组成。3、 中央处理器由运算器和控制器两部分组成。4、 可由硬件直接识别和执行的语言是（机器语言。5、 计算机系统的软硬件界面是计算机的指令集合。（计算机的指令集合）6、 根据采用存储映象算法，可将虚拟存储器的管理

11、方式分成段式管理、页式管理和段页式管理等多种。7、 在计算机总线中，传输信息有四种基本方式： 串行传输、并行传输、复合传输和消息传输。8、 总线控制方式可分为集中式控制方式和分布式控制方式两种。9、 磁盘存储设备的主要技术指标是：存储密度、存储容量、数据传输率、寻址时间等。10、实现输入输出数据传送方式有DMA方式、通道方式和程序控制方式等。二、单项选择题1、一个完整的计算机系统应包括（B ）两大部分。 A、程序和数据 B、硬件和软件C、主机和外设 D、整机和电源2、指令中地址码所给出的就是操作数的有效地址，被称为（B ）。A、立即寻址 B、直接寻址 C、基址寻址 D、相对寻址 3、程序计数器

12、PC用来存放指令地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（D）位数相同。 A、指令寄存器IR B、指令译码器ID C、程序状态寄存器PS D、主存地址寄存器MAR 4、DMA方式的数据交换不是由CPU执行一段程序来完成，而是（D）之间建立一条直接数据通路，即由硬件来实现的。 A、CPU与主存之间B、外设与外设之间 C、外设与CPU之间D、外设与主存之间 5.从一条指令的启动到下一条指令的启动的间隔时间称为( D )。A.时钟周期 B.机器周期C.工作周期 D.指令周期,从一条指令的启动到下一条指令的启动的间隔时间称为指令周期. 指令的执行过程中包含若干个基本操作步

13、骤,如访问存储器和数据运算等.每个完成一个数据运算和访存操作所需的时间作为机器周期的时间. 时钟周期则是计算机主频的周期. 一个指令周期一般需要几个机器周期完成,一个机器周期需要几个时钟周期,近年的新型计算机中采用了硬件的并行技术及简化的指令系统,使得平均指令周期可以等于甚至小于一个时钟周期,机器周期一般等于一个时钟周期. (CPU的主频) 存储周期：也就是一个访存指令周期。 指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。6.假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到

14、的操作数为200，则所采用的寻址方式为( D )。A.立即寻址#200 B.寄存器间接寻址(R没涉及到寄存器)C.存储器间接寻址(200) D.直接寻址2007.表示主存容量的常用单位为( B )。A.数据块数 B.字节数C.扇区数 D.记录项数8、将十六进制的IEEE单精度代码42E48000转换成十进制数值表示为：( )A 114.25 B 50.25 C -114.25 D -50.259、对四位有效信息1101做CRC编码，生成多项式为G(x)=+1 ( )A B C D 10、与组合电路的控制器比较，微程序控制器所不具有的优点是 （C）A 规整 B 可维护 C速度快 D 灵活11、（

15、27.25）10转换成十六进制数为（C）A(B1.4)16B(1B.19)16C(1B.4)16D(33.4)1612、下列数中，最小的数是（）A()2B(52)8C(2B)16D4513.反映计算机基本功能的是( c )。A.操作系统 B.系统软件C.指令系统 D.数据库系统14.总线从设备是( C )。A.掌握总线控制权的设备 B.申请作为从设备的设备C.被主设备访问的设备 D.总线裁决部件15、存储器芯片的容量通常用a*b的形式表示起其中a为字数，b为位数，64K*8的存储器芯片有多少地址线和数据线：cA 64，8 B 16，3 C 16，8 D 64，3三、简答题1、 什么是总线裁决？

16、总线裁决有哪几种方式？2、 模数转换（ADC）用于将输入的模拟信号转换成数字信号，列举出几个ADC的例子并说明输入的是什么数据。3、 总线的同步传输方式与异步传输方式有何区别？各适合于哪些场合？4、 简述中断的响应过程。四、名词解释1、 虚拟存储器2、 中断3、 粹发式数据传输模式4、水平型微指令五、计算题1、 x=0.0011，y=0.1001，用补码的减法求xy。结果用补码表示。2、 x=0101，y=1011，用原码一位乘法计算xy。3、 在异步串行传输方式下，起始位为1位，数据位为8位，偶校验位1位，停止位1位。如果波特率为1200bps,这时的比特率是多少? 4、 一个DMA模块采用

17、周期挪用方式从一个速率为9600b/s的设备向存储器传输字符。CPU读取指令的速率为每秒100万条，每条指令一个字，问DMA模块对于CPU速率的影响有多少？六、分析题1、在一个16位总线中，时钟频率为50MHz，总线数据传输的周期是4个时钟周期传输一个字； (1)问总线的数据传输率是多少？(2)为了提高数据传输率，将总线的数据线改为32位，问这时总线的数据传输率是多少？(3)在(1)的情况下，将时钟频率加倍，问这时总线的数据传输率是多少？2、在一个单地址指令的计算机系统中有一个累加器，给定以下存储器数值：地址为20的单元中存放的内容为30；地址为30的单元中存放的内容为40；地址为40的单元中

18、存放的内容为50；地址为50的单元中存放的内容为60。问以下指令分别将什么数值装入到累加器中；（1）load #20;（2）load 20;（3）load (20);（4）load #30;（5）load 30;（6）load (30);3、假设寄存器R中的数值为1000，地址为1000的存储器中存储的数据为2000，地址为2000的存储器中存储的数据为3000，PC的值为4000，问在以下寻址方式下访问到的指定指令操作数的值是什么？ （1） 寄存器寻址，操作数为R； （2） 寄存器间接寻址，操作数为（R）；（3） 直接寻址，操作数为：1000；（4） 存储器间接寻址，操作数为（1000）；（

19、5） 相对寻址，操作数为-2000（PC）；（6） 立即数寻址，操作数为#2000。4、程序查询的输入输出方式的系统中，有三个不同的外围设备。假定一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。求CPU在以下三种情况下为输入输出查询所花费的时间比率（百分率），假定进行足够的查询以避免数据丢失。（1）鼠标器必须在每秒进行30次查询。（2）软盘与CPU的数据传输以16位的单位进行，数据传输速率为50KB/s。（3）硬盘传输数据以32位的字为单位，传输速率2MB/s。参考答案一、填空题10、 硬件、软件11、 运算器、控制器、存储器、输入设备和输出设备12、 运算器13、 机器语言1

20、4、 计算机的指令集合15、 页式管理、段式管理和段页式管理16、 串行传输、并行传输、复合传输和消息传输。17、 集中式控制和分布式控制18、 存储密度、存储容量、寻址时间、数据传输率。10、程序控制方式、直接存储器访问（DMA）方式和通道方式二、单项选择题1、B 2、B 3、D 4、D 5.D 6.D 7.B 8、A 9、A10、C 11、C 12、A 13.C 14.C 15、C三、简答题5、 总线裁决是指决定总线由哪个设备进行控制。总线裁决有集中式控制和分布式控制两种方式。6、 答:模数转换的例子有:在扫描仪中，将图象的颜色信息转换成像素的代码；在音频输入设备中，将声音信号的振幅大小转

21、换成整数代码；在游戏杆输入设备中，将输入的位置信息转换成数据代码。7、 答：总线通信同步方式规定了实现总线数据传输的定时规则，也就是总线协议。在同步方式中，所有的设备都从 同一个公共的时钟信号中获得定时信息。数据的传输在一个共同的时钟信号控制下进行，总线的操作有固定的时序。这种方式时序关系简单，实现也比较简单，有利于提高总线传输速度，适用于系统中各个设备、各种总线的操作速度固定而且一致的场合。 异步通信采用握手信号代替时钟信号，总线操作周期时间不是固定的，操作的每个步骤都有一个信号表示。异步方式允许总线周期有较大变化范围，可适合各种工作速度的设备，缺点时对噪声较敏感。8、 答：中断的响应过程如

22、下：（1）关中断；（2）保存现场信息；（3）识别发出中断的设备，判别中断条件，以确定中断服务程序的入口地址；（4）执行中断服务程序；（5）从中断服务程序返回，恢复现场信息，包括恢复PC值；（6）开中断，继续执行原程序。四、名词解释4、 虚拟存储器：由外存和内存通过采用存储映象算法构成的不明显降低平均访存速度前提下增加程序的访存空间的存储系统。5、 中断：是一种在发生了外部事件是调用相应的处理程序（或称服务程序）的过程，这个过程中包括了程序的返回。6、 粹发式数据传输模式：是在一个总线周期传输存储地址连续的多个数据字的总线传输方式。4、水平型微指令：一次定义并执行多个并行操作控制信号的微指令。五

23、、计算题5、 x=0.0011，y=0.1001，用补码的减法求xy。结果用补码表示。解：x =0.0011.-y= 1.0111 x-y= x+ -y=0.0011+1.0111=1.10106、 x=0101，y=1011，用原码一位乘法计算xy。0初始值0000 10111加x0101 1011右移1位0010 11012加x0111 1101右移1位0011 11103右移1位0001 11114加x0110 1111右移1位0011 0111即xy=7、 在这样一个数据帧中，有效数据位时8位，传输过程中发送的代码位共有1+8+1+1=11位，所以比特率为：1200（8/（1+8+1+

24、1+1）=872.72bps 4、外设向存储器读写的速率为9600/32=300W/s。CPU访问存储器的速率为I/s。输入输出访问操作占全部存储器带宽的比例为300/=0.03%。当存储器进行输入输出访问时，CPU的访存就要等待，所以DMA模块对于CPU速率的影响就是DMA占用存储器访问周期的比例，为0.03%。六、分析题1、答：（1）传输周期：4/50MHz=42010-9=8010-9S,传输率：R2B/T=2/8010-9=25106B/S,（2）传输率：R2B/T=/8010-9=50106B/S,（3）传输率：R2*2/T=50109=50106B/S。2、案 （1）20（2）30

25、（3）40（4）30（5）40（6）503、答：（1） 寄存器寻址，操作数为R中的数值，即1000； （2） 寄存器间接寻址，操作数在内存中，其地址为R中的数值，即地址为1000，地址为1000的存储器中存储的数据为2000，所以访问到的指令操作数为2000；（3） 直接寻址，操作数在内存中，其地址为1000，地址为1000的存储器单元中存储的数据为2000，所以访问到的指令操作数为2000；（4） 存储器间接寻址，操作数在内存中，其地址为内存中的地址为1000的存储单元存储的数据2000，地址为2000的存储器单元中存储的数据为3000，所以访问到的指令操作数为3000；（5） 相对寻址，操

26、作数在内存中，其地址为PC的值加-2000，即4000-2000=2000，地址为2000的存储器单元中存储的数据为3000，所以访问到的指令操作数为3000；（6） 立即数寻址，指令中直接给出操作数，即2000。4、在程序查询方式下，传输数据需要由CPU不断地检测外设的状态。数据传输启动之后，CPU要不断地观测外设接口，看看是否可以传输下一个数据。CPU用一个循环程序等待外设的状态，直到接口的状态显示可以进行数据传输为止。题中所指的输入输出查询所花费的时间百分率是指在单位时间内CPU对该设备查询所花费的周期数与CPU本身的周期数的比值。下面我们来看一下这道题目的解答：（1）对于鼠标器，查询的

27、时钟周期为：30100=3000 （每秒周期数）占用的CPU时间比率为：300/(50)=0.006%对鼠标器的查询基本不影响CPU的性能。（2）对于软盘，查询的速率为：50KB/2B=25K=25600 （每秒查询次数）查询的时钟周期数为：25600100=占用的CPU时间比率为：/(50)=5%对软盘的查询开销大得多，但仍然是可承受的。（3）对于硬盘，查询的速率为：2MB/4B=512K (每秒查询次数)查询的时钟周期数为：5121024100=52.占用的CPU时间比率为：52.4/50=105%即CPU将全部时间用于对硬盘进行查询也不能满足硬盘传输要求。1.比较以下四个数的大小 (58

28、) 10、()2 、()BCD 、(35)O、(35)H 的大小。答：（）=55 （）BCD=前后补0=616BCD码与十进制数的转换 将十进制数75.4转换为BCD码如: 75.4=(0111 (0101.0100)BCD 若将BCD码1000 0101.0101转换为十进制数如: (1000 0101.0101)BCD85.5 注意:同一个8位二进制代码表示的数，当认为它表示的是二进制数和认为它表示的是二进制编码的十进制数时，数值是不相同的。 例如：，当把它视为二进制数时，其值为24；但作为2位BCD码时， 其值为18。 又例如，如将其视为二进制数，其值为28，但不能当成BCD码，因为在8

29、421BCD码中，它是个非法编码 . （35）O=5*8的0次方+3*8的1次方=29（35）H=5*16的0 次方+3*16的1次方=532.X=01010 Y=01010的原码、反码和补码三种表示 答：【X】原=符号位+|X|=0.1010（没有小数点啦？）【X】补码=2*符号位+X=0.1010【Y】补码=1.0110【Y】原=1。1010 3. “ 0”的原码、反码和补码表示答：0的真值有+0和-0两种表示形式【+0】原=00000，【-0】原=10000【+0】补=【-0】补=0.0000【+0】反=0.0000 【-0】反=1.11114. 将机器数转换成真值X原=0=+0. X原

30、=1 =-0.X反=1 =-0.（看错了，不是求补码）X反=0X补=0 =+0.X补=1 =-0.答：X5定点8位字长的字数据，机器数的三种表示方法所能表示的小数和整数范围各是多大？6将0001120和 -0001120转换成规格化数7.X=01011 Y=01010 求 X补Y补= 0.0001（丢掉了最前面的1）8.X=01100 Y=0 0110 求 X补Y补= 9.X=0.1011 Y=0.0111 求 X补Y补= 10.设：两浮点数为 x = 2010.1101，y = 211(-0.1010)。 假设尾数在计算机中以补码表示，以 4位尾数，2位符号位表示；阶码2位以原码表示（2位阶

31、符），求x+y。解：将 x,y转换成浮点数据格式 x浮= 0001,00.1101 y浮= 0011,11.0110 （1）对阶：求得阶差为11-01=10，即2，因此将x的尾数右移两位，得： x浮= 00 11, 00.0011 01 （2）对尾数求和，得： x+y浮= 00 11, 11.1001 01 （3）规格化：由于符号位和第一位数相等，不是规格化数，向左规格化，得： x+y浮= 00 10, 11.0010 10 （4）舍入：采用0舍1入法。得： x+y浮= 00 10, 11.0011 （5）判溢： 数据无溢出，因此结果为 x+y =2011(-0.1101)？11. 设CACH

32、E为1K,主存为64K，试写出当采用如下三种映像方式时，主存和CACHE的分组情况和CPU给出的访问地址的格式：设每块大小为128个字节。若CACHE分组，则每组包括2块。1） 全相联映像方式答：主存、CACHE不分组。访问地址格式：标记位9位，块内地址7位。怎么算的？行号是什么2） 直接映像方式答：cache的字块号=主存的字块号 mod2的c次方=2） 主存分64组，CACHE不分组。访问地址格式：标记位6位，行号3位，块内地址7位。3） 组相联映像方式答：主存和cache都分组，主存中一个组内的块数与cache中的分组数相同。主存分128组，CACHE分4组。访问地址格式：标记位7位，行

33、号2位，块内地址7位。12. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。13. 一个虚拟存储器有8个页面，页面大小为1024字，内存有4个页面框架。页表的内容为： 虚页号 实页号 0 3 1 1 2 - 3 - 4 2 5 - 6 0 7 -(1) 问哪些虚拟地址将引起页面失效？答：2357(2) 对应于以下虚拟地址的主存地址是什么？(a) 0 (b) 3728(c) 1023(d) 1024(e) 1025 (f) 7800(g) 4096 答： 实地址由实页号与页内偏移拼接得到页表地址由页表起始地址+虚页号得到(a) 虚

34、页号=0，页内地址=0，实页号=3，主存地址为3x1024=3072 (b) 虚页号=3，页面失效 (c) 虚页号=0，页内地址=1023，实页号=3，主存地址为3x1024+1023=4095 (d) 虚页号=1，页内地址=0，实页号=1，主存地址为1024 (e) 虚页号=1，页内地址=1，实页号=1，主存地址为1x1024+1=1025 (f) 虚页号=7，页面失效(g) 虚页号=4，页内地址=0，实页号=2，主存地址为2x1024=2048 存储系统：某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，它的最大存储容量是（）。解： 最大存储量为23216位某的单元存放

35、有一个数据如，将它读取后，该单元的内容是（）。解：3CH 只要不断电，静态RAM的数据就不会丢失三级存储系统是由（）、主存储器和（）构成。解：Cache、辅（外）存一个具有8KB直接映像Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。主存地址中区号（ ）位，块号（ ）位，块内地址（ ）位。主存地址为ABCDEF16的单元在Cache中的位置是（ ）。解：区号：32MB/8KB=4K， 12位块号：8KB/4*4B=512， 9位块内地址：4*32/8=16， 4位（字节地址）主存地址为ABCDEF16的单元在Cache中的位置是0 1101 1110

36、 1111，即DEF16主存容量为4MB，虚存容量为1GB，则虚拟地址（ ）位，物理地址（ ）位，若页面大小为4KB，则页表长度是（ ）。解：1GB=230，虚拟地址30位；4MB=222，物理地址22位主存有4MB/4KB=1024页，虚存容量为1GB，可有1GB/4KB=256*1024页，页表长度218=256k地址线A15A0（低），若选取用16K1存储芯片构成64KB存储器，则应由地址码（ ）译码产生片选信号。解：用16K1芯片构成64KB的存储器，需要的芯片数量为：(64K8)/(16K1)=32，每8片一组分成4组，每组按位扩展方式组成一个16K8位的模块，4个模块按字扩展方式构

37、成64KB的存储器。存储器的容量为64K=216，需要16位地址，选用A15-A0为地址线；每个模块的容量为16K=214需要14位地址，选用A13-A0为每个模块提供地址；A15、A14通过2-4译码器对4个模块进行片选。 利用（ 字位 ）扩展法将2K4位/片的RAM存储芯片构成一个8KB的存储器，所需的芯片数量（ ）片，需要（ ）根地址线寻址该存储器，每个芯片需要（ ）位地址，它们是（ ），片选信号由（ ）提供。解：用2K4位片的RAM存储芯片构成一个8KB（8K8位）的存储器，所需的芯片数量为：（8K8）/（2K4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个2K8的模块，4

38、个2KX8的模块按字扩展法构成8K8的存储器，即8KB的存储器。此存储器的容量为8KB，需13位地址（213=8K），选用A12-A0作为地址线，A13，A14，A15不用，各芯片的容量均为2K，需11位地址，用A10A0向每个芯片提供地址，All， A12通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00，01，10，11。相联存储器是一种按（ 内容 ）访问的存储器。cache的存取周期是20ns，主存的存取周期是200ns， cache /主存系统平均访问时间为30ns，则cache的命中率为（ 95% ）。解：命中率

39、h，30=h*20+（1-h）*（200+20）半导体静态存储器 SRAM 的存储原理是（）。A依靠双稳态电路 B依靠定时刷新C依靠读后再生 D信息不再变化解析：半导体静态存储器SRAM是由双稳态电路构成，并依靠其稳态特性来保存信息；动态存储器DRAM是利用电容器存储电荷的特性存储数据，依靠定时刷新和读后再生对信息进行保存，而ROM中的信息一经写入就不再变化。在下列 Cache 替换算法中，一般说来哪一种比较好（）。A随机法 B先进先出法 C后进先出法 D近期最少使用法解析：在Cache替换算法中，随机法是随机地确定替换的存储单元，先进先出法是替换最早调入的存储单元，它们都没有根据程序访存局部

40、性原理，命中率较低；近期最少使用法比较正确地利用了程序访存局部性原理，替换出近期用得最少的存储块，命中率较高，是一种比较好的替换算法。而后进先出法不是Cache所使用的替换算法，此法在堆栈存储结构中使用。存储器的随机访问方式是指（）。A可随意访问存储器 B按随机文件访问存储器C可对存储器进行读出与写入D可按地址访问存储器任一编址单元，其访问时间相同且与地址无关高速缓冲存储器（cache）的存取速度（ ）。A比内存慢，比外存快 B比内存慢，比内部寄存器快 C比内存快，比内部寄存器慢 某计算机的主存为3KB，则内存地址寄存器需要（ ）位就足够了。 A10 B11 C12 D13解析：3KB小于21

41、2，在微机中，CPU访问各类存储器的频率由高到低的次序为（ ）。A高速缓存、内存、磁盘、磁带 B内存、磁盘、磁带、高速缓存 C磁盘、内存、磁带、高速缓存D磁盘、高速缓存、内存、磁带 常用的虚拟存储器寻址系统由（ ）两级存储器组成。 A主存辅存 Bcache主存 Ccache辅存 Dcachecache 下面说法中，正确的是（ ）。 AEPROM是不能改写的 BEPROM是可改写的，所以也是一种读/写存储器 CEPROM只能改写一次 DEPROM是可改写的，但它不能作为读/写存储器 在一个具有24条地址线的微机系统中，装有16KB ROM, 480KB RAM和100MB的硬盘，说明其内存容量为

42、（ ）。 A496KB B16KB C100MB D.480KB解析：内存由ROM和RAM构成对于地址总线为32位的微处理器来说，其直接寻址的范围可达（ ）。A1MB B16MB C64MB D4GB解析：32根地址线，寻址空间232计算机组成原理试卷 一、选择题（共20分，每题1分） 1CPU响应中断的时间是_。 A中断源提出请求； B取指周期结束； C执行周期结束； D间址周期结束。 2下列说法中_是正确的。 A加法指令的执行周期一定要访存； B加法指令的执行周期一定不访存； C指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D指令的地址码给出存储器地址的加法指令，在执行周期不

43、一定访存。 3垂直型微指令的特点是_。 A微指令格式垂直表示； B控制信号经过编码产生； C采用微操作码； D采用微指令码。 4基址寻址方式中，操作数的有效地址是_。 A基址寄存器内容加上形式地址（位移量）； B程序计数器内容加上形式地址； C变址寄存器内容加上形式地址； D寄存器内容加上形式地址。 5常用的虚拟存储器寻址系统由_两级存储器组成。 A主存辅存； BCache主存； CCache辅存； D主存硬盘。 6DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_。 A停止CPU访问主存； B周期挪用； CDMA与CPU交替访问； DDMA

44、。 7在运算器中不包含_。 A状态寄存器； B数据总线； CALU； D地址寄存器。 8计算机操作的最小单位时间是_。 A时钟周期； B指令周期； CCPU周期； D中断周期。9用以指定待执行指令所在地址的是_。 A指令寄存器； B数据计数器； C程序计数器； D累加器。 10下列描述中_是正确的。 A控制器能理解、解释并执行所有的指令及存储结果； B一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C所有的数据运算都在CPU的控制器中完成； D以上答案都正确。 11总线通信中的同步控制是_。 A只适合于CPU控制的方式； B由统一时序控制的方式； C只适合于外围设备控制的方式； D只

45、适合于主存。 12一个16K32位的存储器，其地址线和数据线的总和是_。 A48； B46； C36； D32。 13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_。（存储器 5） A512K； B1M； C512KB； D1MB。 14以下_是错误的。（输入输出 4） A中断服务程序可以是操作系统模块； B中断向量就是中断服务程序的入口地址； C中断向量法可以提高识别中断源的速度； D软件查询法和硬件法都能找到中断服务程序的入口地址。 15浮点数的表示范围和精度取决于_ 。 A阶码的位数和尾数的机器数形式； B阶码的机器数形式和尾数的位数； C阶码的位数和尾数的位数；

46、 D阶码的机器数形式和尾数的机器数形式。 16响应中断请求的条件是_。 A外设提出中断； B外设工作完成和系统允许时； C外设工作完成和中断标记触发器为“1”时； DCPU提出中断。17以下叙述中_是错误的。 A取指令操作是控制器固有的功能，不需要在操作码控制下完成； B所有指令的取指令操作都是相同的； C在指令长度相同的情况下，所有指令的取指操作都是相同的； D一条指令包含取指、分析、执行三个阶段。 18下列叙述中_是错误的。 A采用微程序控制器的处理器称为微处理器； B在微指令编码中，编码效率最低的是直接编码方式； C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短； DCMAR

47、是控制器中存储地址寄存器。 19中断向量可提供_。 A被选中设备的地址； B传送数据的起始地址； C中断服务程序入口地址； D主程序的断点地址。 20在中断周期中，将允许中断触发器置“0”的操作由_完成。 A硬件； B关中断指令； C开中断指令； D软件。 二、填空题（共20分，每空1分） 1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 A 、 B 和 C 。 2设 n = 8 （不包括符号位），则原码一位乘需做 A 次移位和最多 B 次加法，补码Booth算法需做 C 次移位和最多 D 次加法。 3设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则

48、32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。 4一个总线传输周期包括 A 、 B 、 C 和 D 四个阶段。 5CPU采用同步控制方式时，控制器使用 A 和 B 组成的多极时序系统。 6在组合逻辑控制器中，微操作控制信号由 A 、 B 和 C 决定。 三、名词解释（共10分，每题2分） 1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 四、计算题（5分）已知：A = ，B = 求：A+B补 1611167五、简答题（15分） 1某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具

49、备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 2控制器中常采用哪些控制方式，各有何特点？ 3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）中断源 屏蔽字 0 1 2 3 4 L0 L1 L2 L3 L4 六、问答题（20分） （1）画出主机框图（要求画到寄存器级）； （2）若存储器容量为64K32位，指出图中各寄存器的位数； （3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。 （4）若采