数字电路练习题

1、数字电路练习题一 单选题1 在下列各图中，三态与非逻辑对应的逻辑图是（ ）。A BC D2 能从多个输入数据中选择一路输出的逻辑电路，是（ ）。 编码器 译码器 多路分配器 D 多路选择器（数据选择器）3 在下列各图中，或非逻辑对应的逻辑图是( ) 。A B C D 4 对TTL与非门多余输入端的处理，不能将它们( )。A 接地 B 与有用输入端并联C 悬空 D 接高电平5 以下表达式中符合逻辑运算法则的是( ) A 01 B A+1=1 C A+A=2A D 6 逻辑函数( ) A A B 0 C1 D7 对于D触发器，欲使，应使输入D=（ ）A Q B C 0 D 1 8 逻辑式( )A

2、B C AB D 9 为实现数据传输的总线结构，要选用以下那种门电路。 ( )A 或非 B 与或非 C OC D 三态10 一个班级有47位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少多少位二进制数才能满足要求 （）A 3 B 6 8 D 4711 逻辑式可变换为( )A B C D 12 在逻辑函数的卡诺图化简中，若被合并（画圈所包含）的最小项个数越多，则说明化简后 （ ）A 该乘积项含因子少 B 或项个数越少C 实现该功能的门电路少 D 乘积项个数越少13 在下列逻辑电路中，不是组合逻辑电路的有（ ）。A 全加器 B 寄存器 C 编码器 D 译码器14 同步计数器结构含义是

3、指计数器的 ( )A 可用前级的输出做后级触发器的时钟B可用后级的输出做前级触发器的时钟C各触发器的时钟端连在一起，统一由系统时钟控制D由同类型的触发器构成15 逻辑电路如图所示，已知Q2端输出脉冲的频率为f2，则输入时钟脉冲CP频率为（ ）A B C D 16 N个触发器可以构成能寄存多少位二进制数码的寄存器。（ ） A N-1 B N C N+1 D 17 JK触发器要实现时，J、K端的取值为 ( ) A J=0,K=0 B J=0,K=1C J=1,K=0 D J=1,K=118 当维持阻塞型D触发器的异步置1端时，则触发器的次态 ( )。 A 只与CP有关 B 只与D有关 C 与CP和

4、D无关 D 与CP和D有关19 逻辑函数，欲使，则取值为（ ）A 11 B 10 C 01 D 0020 一个 8选一的数据选择器，其数据输入端有多少个。 （ ）A 3 B 1 C 8 D 64 21 对于 JK触发器，若 J=K，则可完成以下那种触发器的逻辑功能。 （ ）A T B T C D D RS22 一个班级中有五个班委委员，如果要开班委会，必须这五个班委委员全部同意才能召开，其逻辑关系属于（）A 非逻辑 B 与或非逻辑 C 与逻辑 D 或逻辑23 能完成两个1位二进制数相加并考虑到低位来的进位的电路称为（ ） 。A 编码器 B半加器C译码器 D全加器24 回差电压是以下哪个电路的特

5、性参数。 ( )A 时序逻辑电路 B 多谐振荡器C 施密特触发器 D 单稳态触发器25 如下图所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为（）。 A 8 kHZ B 4 kHZ C1 Khz D 2 kHZ 26 在什么情况下，“与非”运算的结果是逻辑0（ ）A 全部输入是1 B 仅一个输入是0C 任一个输入是0 D 全部输入是0 27 在一个三变量函数中，最小项为（）A AB B AB+C C AAC D ABC 28 欲使JK触发器按工作，可使JK触发器的输入端 （ ）A J=0,K=Q B J=Q ,K=QC J=Q,K=1 D J=K=0 29 存在约束条件的触发器是 (

6、) A T触发器 B JK触发器 C RS触发器 D D触发器30 欲把幅度变化较大的不规则的输入波形变换为幅度一定与宽度一定的矩形脉冲，应选择下面选项中那个电路。 ( )A 基本RS触发器 B多谐振荡器C施密特触发器 D单稳态触发器二 填空题1 常用表示N为2进制数， 表示N为2进制数，则 2 已知逻辑电路如下图所示，请写出其对应的输出逻辑表达式 3 具有置0、置1、保持、翻转功能的触发器是 。4 寄存器分为数码寄存器和移位寄存器，若将完成并串变化，应选用 寄存器5 当逻辑函数有 n 个变量时，共有 个变量取值组合 6 二进制递增计数器从0计到7，需要 个触发器 7 三态门的输出有三种状态分

7、别是：高电平、低电平、 态。8 函数 。9 二进制数用十进制表示为10 若八进制同步递增加法计数器初始状态为0000，当前的状态是0111，下一个输入时钟脉冲后，其内容变为 。三 判断改错题1 如需要判断两个二进制数的大小或相等，可以使用数据比较器 （ ） 2 由与非门构成的基本RS触发器,当，时,则输出状态Q = 0。 （ ）3 若两个逻辑函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ ）4 四位数值比较器74HC85进行数值比较时，只有四位数全部比较完才能产生比较结果。 （ ）5 把JK 触发器输入端J=K=T，则转换为 T触发器 ( )6 逻辑函数AB与BA相等 （ ）7 当维

8、持-阻塞D 型触发器的异步置0 端，异步置1端，输入端时，则触发器的次态 （ ）8、数据选择器（74HC151）可以实现三变量逻辑输入函数。 （ ）9 没有数据分配器专用芯片，数据分配器一般是用译码器改接的 （ ）10 同步时序逻辑电路是指各触发器统一由系统时钟 CP控制。 （ ）四 计算题1 试写出逻辑电路图对应的F1、F2、F3的逻辑表达式2 用卡诺图化简逻辑函数为最简与或表达式3 将JK触发器的输入端J=K=1构成T触发器，试画出在CP信号作用下T触发器输出端Q1的电压波形（设触发器的初始状态为0） 4 试画出电路在CP脉冲作用下，对应输出Q的状态。（设初态为0）。5 8选1数据选择器(

9、74LS151)如下图所示，试用74LS151实现逻辑函数，并画出对应的逻辑图。6 由74163芯片(74LS163为同步清零，同步置数)构成的计数器如下图所示 （1） 上图构成了几进制计数器？（2） 画出该时序逻辑电路的状态转换图。 五 材料分析题1 已知时序电路如下图所示，问：（1）、判断以下所写的驱动方程是否正确，在第一空格处填写正确、错误，若错误，请在第二空格处改正 （2）、 判断以下所写的状态方程和输出方程是否正确，在第一空格处填写你的判断结果（正确、错误），若错误，请在第二空格处改正 （3）、请将该电路的状态转换表补充完整000001010011100101110111（4） 描述电路