《存储器wy》PPT课件.ppt

1、,第四章 存 储 器 10.26,4.1 现代高档微机系统的存储器体系结构,现代高档微机系统中，存储器技术的发展始终是以实现低成本、大容量和高速度为其追求目标，而用单一工艺制造的半导体存储器往往难以同时满足这三方面的要求。为解决这一矛盾、提高存储器系统的性能，目前高档微机系统普遍采用以下结构来组织整个存储器系统：,分级存储器结构 虚拟存储器结构,4.1.1 分级存储器结构,高速缓存的引入，把慢速的内存当高速内存来使用。,4.1.2 虚拟存储器结构,虚拟存储器技术是在内存与外存之间引入相应的硬件和软件，把大容量的外存当大容量的内存来使用。,4.2 半导体存储器的分类与选用原则,5.2.1 半导体

2、存储器的分类 5.2.2 存储器芯片的选用原则,4.2.1 半导体存储器的分类, ROM的类型, RAM的类型,掩模ROM PROM EPROM E2PROM Flash ROM,SRAM 保持电源 DRAM 刷新 IRAM 自带刷新 NVRAM RAM+ROM,半导体存储器从功能和应用角度主要有两大类:,Flash ROM的特点:,兼具有EEPROM、SRAM和DRAM的优点： 速度高、密度大；非易失； 内含命令、状态寄存器，可在线编程； 可整片/按扇区/按页面/按字节擦写； 有数据保护、保密能力。,Flash ROM的应用： 主板、显卡BIOS 移动存储器 MP3播放器 数码相机、摄像机存

3、储卡 嵌入式、便携式系统电子盘,4.2.2 存储器芯片的选用原则,1. ROM与RAM的选用,2. ROM类型的选用,3. RAM类型的选用,4. 芯片型号的选用,掩模ROM,PROM,EPROM,E2PROM,Flash ROM,SRAM 高速缓存,4个层面,4.3 存储器芯片和存储条的接口特性,了解存储芯片的接口特性,实质上就是要了解它有哪些与CPU总线相关的信号线，以及这些信号线相互间的定时关系；在此基础上,进而弄清楚这些信号线与CPU的三大总线应如何连接。,4.3.1 各类存储芯片的接口共性,1.各类存储器芯片的通用引脚 从与CPU接口的特性看，各类存储器芯片除电源线和地线外，一般都有

4、以下四类外部引脚信号线：,用于选择存储器存储单元,用于向存储器芯片写入或从存储器芯片读出数据,用于选择存储器芯片,用于控制存储器芯片中数据的读出或写入,ROM ,PROM EPROM: 只有OE; FLASH , EEPROM : 输出允许OE，写允许WE ; SRAM : 输出允许OE，写允许WE;或仅有WE，0：写；1读。,2. 与CPU的连接特性,4类接口 信号线,数据线,地址线,片选线,读/写控制线,直连,直连,地址 译码器,DB,低位,高位,AB,匹配 直连,等待产生电路,CB相应线,CPU,关键：高低位AB如何划分,根据译码方式的不同，可有三种常用片选控制方法： 1、线选法 2、全

5、译码法 3、局部译码法,4.3.2 DRAM接口的特殊性,DRAM在原理和结构上与SRAM有很大不同：,1. DRAM芯片的接口特殊性,DRAM是靠电荷存储器件(或电容)存储信息，由于电容存在漏电现象，不停电也会导致信息丢失。 DRAM芯片集成度高，存储容量大，为节省外部引脚，其地址输入一般采用两路复用锁存方式。,故与CPU接口时表现出更多的特殊性： 需定时动态刷新； 地址线要采用二路复用。,2164芯片64K1位： 4个N行N列矩阵。 2727=128128； RAS CAS兼做片选； 数据线2线单向； 地址线二路复用； 一次刷新4128单元； （RAS = 0, CAS = 1 ）,DRA

6、M读写简化电路示意图：,8片2164形成64K。 LS158二选一数据选择器； LS245总线驱动器； 读写过程： RAS有效，ADDESEL=0, LS158的A口导通， 锁存到2164行锁存器 CAS有效，ADDESEL=1, LS158的B口导通， 锁存到2164列锁存器； MEMW 实现读写；,2. DRAM存储条及其接口特性,微机系统中使用的内存都是将多片DRAM芯片塑封在一个长条型印刷电路板上的DRAM内存条，以便于减小体积、扩充容量和更换模块。内存条有以下三种结构:,SIMM（Single In-Line Memory Module） DIMM（Dual In-Line Memo

7、ry Module） RIMM（Rambus In-Line Memory Module）,DRAM存储条实物样例,各类内存条接口特性及安装规则,4.4 主存储器系统的构成原理,存储器结构的确定 单体？多体？ 存储器芯片的选配 存储器接口的设计 关键,用存储器芯片构成存储器系统，三项任务：,4.4.1 存储器结构的确定,在微机系统中，为能支持多种数据宽度操作，存储器一般都按字节编址，以字节为单位构成。所以：,对8位微机，用单体结构 对16位微机，用双体结构 对32位微机，用4体结构 ,1. 双体存储器结构示例（80286存储器）,A0A23 BHE 80286 D0D15,地址 锁存器,A1A

8、23,A0,BHE,地址总线,D0D7,D8D15,数据总线,偶数存储体,奇数存储体,FFFFFE,FFFFFC, ,000002,000000,000003,000001, ,FFFFFD,FFFFFF,2. 8体存储器结构示例（Pentium存储器）,4.4.2 存储器芯片的选配,位扩展 字扩展 字位扩展,存储器芯片的选配包括芯片的选择和组配两方面。其中，存储器芯片的组配又包括：,通过位扩展，满足（8位）字长要求。, 地址、片选、读/写控制线并连, 数据线分连,等效的1K8位芯片, 位 扩 展 字 扩 展 字位扩展,例如，用1K1位芯片组成1KB存储器的位扩展设计如下：, 位 扩 展 字

9、扩 展 字位扩展,通过字扩展，满足字数（地址单元数）要求。,例如，用1K8位的芯片（或芯片组）构成的4KB存储器的字扩展设计如下：,字扩展方法： 地址线、数据线、读/写等控制线并连 片选线分连, 位 扩 展 字 扩 展 字位扩展,当存储芯片的字长和存储单元数均不能满足存储器系统的要求时，就需要进行字位全扩展。包括两方面设计： 位扩展设计 字扩展设计,【例】 用四片1K4b的RAM芯片2114，组成2K8b的存储。,实际上就是要解决存储器同CPU三大总线的正确连接与时序匹配问题。而重点又是在地址分配的基础上实现地址译码。,1.存储器片选控制方法,2.存储器接口设计举例,4.4.3 存储器接口设计

10、, 线选法 局 部 译码法 全 局 译码法,低位地址线直接接片内地址，将余下的高位地址线分别作为芯片的片选信号。,1.存储器片选控制方法,用于片选的地址线(A14A11)在每次寻址时只能有一位有效，不允许同时有多位有效，因此，存储空间的利用率低。,部分高端地址线未参与译码，也存在地址重叠和地址不连续问题，一般在线选法不够用，而又不需要全部地址空间时使用，以简化译码电路。,对余下高位地址总线中的一部分进行译码，译码输出作为各存储器芯片的片选控制信号。, 线选法 局 部 译码法 全 局 译码法,1.存储器片选控制方法,与前两种译码方法相比，存储空间利用率最高且译出的地址连续，不存在地址重叠问题，但

11、译码电路最复杂。,对余下高位地址总线全部译码，译码输出作为各存储器芯片的片选控制信号。, 线选法 局 部 译码法 全 局 译码法,无论是局部译码还是全译码，译码方案既可采用门电路译码、译码器芯片译码，还可采用PROM芯片译码等。,1.存储器片选控制方法,2.存储器接口设计举例,例4.2 试用2732EPROM芯片为某8位微机系统(地址总线宽度为20位)构建一个32KB的程序存储器，要求存储器地址范围为F8000H至FFFFFH。,分析：2732为4K8位的EPROM芯片。此例不必进行位扩展，但要进行字扩展,即用8片2732芯片将存储器字数扩展到32K个。 关键是在地址分配的基础上确定译码方案,

12、解：（1）根据要求列出存储器地址分配表,（2）根据要求列出存储器地址分配表,(3) 确定译码电路,(4) 存储器电路,1,A12,A13,A14,A16,A15,A17,A18,A19,1k,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,A,B,C,G2A,G2B,G1,74LS138,+5V,A0A11,2732,32K8bit,D0D7,CS,CS,OE,CS,RD,CS,CS,CS,CS,CS,= 110 10 1 CSM1=0 ，M1选中M0无效;,= 110 00 1 CSM0= CSM1=0 ，M0,M1同时选中;,A19 A18 A17 A16 A15 A14 A1 A0 =

13、1 1 0 A16 A0,= C000H DFFFH,偶数地址 M0地址范围,奇数地址 M1地址范围,4.5 高速缓存器（Cache)基本原理,Cache是为了把由DRAM组成的大容量内存储器都看作是高速存储器而设置的小容量局部存储器,一般由高速SRAM构成。,Cache的有效性是利用了程序对存储器的访问在时间上和空间上所具有的局部区域性。,4.5.1 Cache的基本结构和工作原理,CACHE与CPU相同半导体材料； CPU读取CACHE数据速度是内存5倍以上；L1时钟周期相同于CPU ; 软件设计需要考虑命中率指标。,4.5.2 Cache与内存的映像关系,高速缓存中各页所存的位置与主存中

14、相应页的映像关系，决定于对高速缓存的管理策略。从原理上，可以把映像关系分为三种方式：,全关联方式 直接映射方式 分组关联方式,1.全关联方式,标记内容：调入页的N位页号 寻址方法：将内存地址的页号与全部标记地址(页号)进行比较。,内存地址位长NA = N+M 位； CACHE容量为2C+M字节，共2C-1页； 内存和CACHE页面容量均为2M 字节 ； 内存均分为2N个页面。,页内地址,页内地址,CACHE页号,内存页号,CACHE地址：,内存地址：,C位,N位,M位,内存地址N = T + C 位； 内存按照CACHE大小划分2T-1段； 每段有为2C-1页； CACHE容量为2C-1页；

15、附加标记位为T位；,寻址方法：对于内存一个页号，只需比较段号与标记内容（T位段号）是否相等，无需比较页号,大大减少了地址比较次数。,2.直接映射方式,3. 分组关联方式 前两种方式的折中：Cache和内存都分为对应的若干组；然后,组内直接映射，组间全关联映射。,4.5.3 高速缓存器的读/写操作,1.Cache的读过程 CPU将主存地址送往主存、启动主存读的同时，也将主存地址送往Cache，并将主存地址高位部分同存放在地址映象机构内部的地址标记相比较： 若CPU要访问的地址单元在Cache中(命中)，CPU只读Cache，不访问主存； 若不在(未命中)，这时就需要从主存中访问,同时把与本次访问

16、相邻近的一页内容复制到Cache中，并在地址映象机构中进行标记。,2. Cache的写过程,Cache的写操作与读操作有很大的不同，这是因为在具有Cache的系统中，同一个数据有两个拷贝，一个在主存，一个在Cache中。因此，当对Cache的写操作命中时，就会出现如何使Cache与主存内容保持一致的问题。针对这一情况，通常有如下几种解决方法:,通写(Write-Through)法 回写(Write-Back)法 只写主存,(1) 通写(Write-Through)法, 通写法 回写法 只写主存,每次写入Cache时，同时也写入主存，使主存与Cache相关页内容始终保持一致。,Cache的写过程

17、,优点：简单，能保持主存与Cache副本的一致性，Cache中任意页的内容都可被随时置换，决不会造成数据丢失的错误； 缺点：每次Cache写插入慢速的访主存操作，影响工作速度。,(2) 回写法,每次只是暂时将数据写入Cache，并用标志将该页加以注明。 当Cache中任一页数据被置换时，只要在它存在期间发生过对它的写操作,那么在该页被覆盖之前必须将其内容写回到对应主存位置中去； 如果该页内容没有被改写,则其内容可以直接淘汰，不需回写。,这种方法的速度比通写法快,但结构要复杂的多,而且主存中的页未经随时修改，可能失效。, 通写法 回写法 只写主存,Cache的写过程,(3) 只写主存,这种方法是

18、只将数据写入主存，同时将相应的Cache页有效位置“0”，表明此Cache页已失效，需要时再从主存调入。, 通写法 回写法 只写主存,Cache的写过程,4.6 虚拟存储器基本原理,4.6.1 基本思想 1.背景 解决用较小容量的内存运行大容量软件的问题； 有限地址空间解决“无限”地址空间寻址； 内外存统一编址； 2.虚拟存储器基础 存储器体系（寄存器，高速缓存，内存，外存）中的一个环节，即定位于内存与外存（硬盘，光盘等）之间； 操作系统软件自动管理内外存的调度及统一编址； 存储器管理部件MMU自动实现虚拟地址到实地址的转换；,地址空间及地址 概念, 虚拟地址空间。 又称为虚存地址空间，是应用

19、程序员用来编写程序的地址空间，与此相对应的地址称为虚拟地址或逻辑地址。 主存（内存）地址空间 又称为实存地址空间，是存储、运行程序的空间，其相应的地址称为主存物理地址或实地址。 辅存（外存）地址空间 也就是磁盘存储器的地址空间，是用来存放程序的空间，相应的地址称为辅存地址或磁盘地址。,主存cache体系和主存辅存体系差别,利用MMU将来自CPU的m位地址变换为n位地址（nm)； M位地址称为逻辑地址； n位称为物理地址；,3. MMU原理,应用：16位段描述符（实际是13)变换为32位段基址；,由操作系统根据程序需要动态变化。,CPU 给出逻辑地址（虚拟地址） 进行内部地址转换， 内部地址转换成功（逻辑到主存）； 失败，外部地址转换，得到辅存地址。 检查主存中是否有空闲区， 如果没有，根据替换算法，把主存中暂时不用的某块数据调出，送往辅存； 辅存地址中的块通过I/O机构送往主存；,4. 虚拟存储器工作过程,操作系统自动完成， 对用户透明！,工作原理是：在执行程序时，允许将程序的一快（段、页、段页为单位）调入主存，其他部分保留在辅存。,5.组成 硬件：内存 + 外存； 软件：操作系统存储器管理软件（表格等）。 特点：透明。 5.地