数电填空 选择 判断

1、 第一章 一、选择题 。 1以下代码中为无权码的为 C . 余三码 B. 2421BCD码 C A. 8421BCD码 位二进制数来表示。 C 2一位十六进制数可以用 16 . D C. B. A. 。 BC 码表示为3十进制数25用8421BCD 10101 D. C.100101 A.10 101 B.0010 0101 。 CD 4在一个8位的存储单元中，能够存储的最大无符号整数是 255）D.（C.（FF） 127 B.（） A.（256） 1010 10 16 。 ABCD 5与十进制数（53.5）等值的数或代码为10 4). D(65.(110101.1) (0101 0011.0

2、101) B.(35.8) CA.8 1628421BCD AB 与八进制数(47.3)等值的数为：68 11)D. (100111. B.(27.6) C.(27.3 ) A. (100111.011)216216 BCD 。7与模拟电路相比，数字电路主要的优点有 抗干扰能力强 C.保密性好 D.A.容易设计 B.通用性强 个变量取值组合？个变量时，共有 D 8. 当逻辑函数有n n2 A. n B. 2n C. n D. 2 。 A D 9. 逻辑函数的表示方法中具有唯一性的是 卡诺图逻辑图 D.A .真值表 B.表达式 C. 。 AC 10.F=A +BD+CDE+D= AB )?D)(

3、A?DBD)(B?D)(A?(B)DA? DB?A C. D. B.A.)?BA?(A 。=11.逻辑函数F= A BA?A?B D.A.B B.A C. 12A+BC= C 。 A .A+B B.A+C C.(A+B)(A+C) D.B+C 13在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 14、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。 A、逻辑加 B、逻辑乘 C、逻辑非 15、十进制数100对应的二进制数为（ C ）。 A、1011110 B、1100010 C、1100100 D、11000

4、100 AB表示不同逻辑关系的逻辑式是（ B 、和逻辑式）。16 AB?AA?B?BA?BA?B 、D C、 A 、B 、 17、数字电路中机器识别和常用的数制是（ A ）。 A、二进制 B、八进制 C、十进制 D、十六进制 18、 。） ACD 的对偶式，可将求一个逻辑函数FF中的（ 、原变量换成反变量，反变量换成原变量B ”换成“+“，”+”换成“A . C、变量不变 D、常数中“0”换成“1”，“1”换成“0” 19、n个变量函数的最小项是（ C ） A、n个变量的积项，它包含全部n个变量 B、n个变量的荷香，它包含n个变量 C、每个变量都以原、反变量的形式出现，且仅出现一次 D、N个变

5、量的和项，它不包含全部变量 20、逻辑函数F=（A+B）（A+C）（A+D）（A+E）=（ B ） A、AB+AC+AD+AE B、A+BCED C、（A+BC）（A+DE） D、A+B+C+D 21、表示最大的3位十进制数，需要（ C ）位二进制数 A 8 B 9 C 10 D 11 22、完成下列数制之间的转换） （11101.1）（29.5）（ 35.4）（1D.8） 161082（57.625）（(111001.101)=( 71.5 ）（ 39.A ）16 210837、完成下列数制与码制之间的转换（6分） （47）（01111010 ）（ 01000111 ） 8421103码码余

6、（25.25）（ 00100101.00120101 ）（00101011.00101011）（31.2）8 2421BCD108421BCD二、判断正误题 2、异或函数与同或函数在逻辑上互为反函数。 （ 对 ） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （ 错 ） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （ 对 ） 3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（ 对 ） 4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （ 错 ） CBBA已是最简与或表达式。 5、逻辑函数F= A （+ 错B+ ）C+B 6、利用约

7、束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（ 错 ） 7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 （ 对 ） 8、在逻辑运算中，“与”逻辑的符号级别最高。 （ 错 ） 9、标准与或式和最简与或式的概念相同。 （ 对 ） 10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。 （ 错 ） 11、8421 码1001 比0001大。 （ 对 ） 12、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。 （ 对 ） 13、格雷码具有任何相邻码只有一位码元不同的特性。 （ 对 ） 14、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ 错

8、 ） 三、填空题 1.数字信号的特点是在 时间 上和 幅值 上都是断续变化的，其高电平和低电平常用 1 和 0 来表示。 2.分析数字电路的主要工具是 逻辑代数 ，数字电路又称作 逻辑电路 。 3.在数字电路中，常用的计数制除十进制外，还有 2 、 8 、 16 。 4.（10110010.1011）=( 262.54 )=( B2.B ) 1628 5. ( 35.4)=（11101.1） =( 29.5 )=( 1D.8 )=( 0010 1001.0100 ) 8421BCD108 216 6.(39.75 )=（ 100111.11 ）=( 47.6 )=( 27.C ) 168210

9、 7. ( 5E.C)=（ 1011110.11）=( 136.6 )=( 94.75 )= (1001 0100.0111 0101 ) 8421BCD108216 8.( 0111 1000) =（ 1001110 ）=( 116 )=( 78 )=( 4E ) 16288421BCD10 10. 逻辑代数又称为 布尔 代数。最基本的逻辑关系有 与、或、非 三种。常用的几种导出的逻辑运算为与非 或 非 与或非 同或 。异或 、逻辑表达式和卡诺图 11. 逻辑函数有四种表示方法，它们分别是 真值表 、逻辑图 。结合律。摩根定律又称为 反演定律 12. 逻辑代数中与普通代数相似的定律有交换律

10、分配律 。13. 逻辑代数的三个重要规则是代入规则 对偶规则 反演规则 C A（）14逻辑函数C+F= +B+ D。的反函数= DFBA A+BC+0 。15逻辑函数F=A（B+C）1的对偶函数是 ）（+CA+B） AB+的对偶式为C+BC=AB+C（A+B）。(+C)（B+C）=16添加项公式（AAAA C 。17逻辑函数1 F= +A+B+C+D= DBA AB?AB?AB?AB 0 。 = 逻辑函数18 F= )B?C)(C?D?(A?B?BCD?CBA 。+已知某函数的对偶式为，则它的原函数为19 。B A、B的逻辑关系是 A 20. 己知某组合电路的输入A、B与输出Y的波形关系如下，

11、则Y和 ?),75(0,2,m）（和最简与或表= 1所示，则该函数标准与或式21逻辑函数FF(A,B,C,)A,B,C,的卡诺图如图1 CC ACAC?AA，(F，最简与非与非表达式为达式F(A,B,C,)=+C )(A + )，最简或与表达式为F+AC (A?C)?(A?C)；并在最简与或表达式的基础上分别用反演规则和对偶规则F最简或非或非表达式为直接写出 F CC FAA。 = ) (A+C)(+) (A+C)(和+ 22、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。 23、8421 BCD码和 2421 码是有权码； 余3 码和 格雷 码是无权码。 24、数字电路中，输

12、入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系 中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 。 第二章 一、选择题 1. 三态门输出高阻状态时， ABD 是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 5TTL电路在正逻辑系统中，以下各种输入中 ABC 相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7k接电源 C.通过电阻2.7k接地 D.通过电阻510接地 6对于TTL与非门闲置输入端的处理，可以 ABD 。 与有用输入端并联 D. C.接地通过电阻接电源 B.3k接电源A. ）。 B 1

13、、具有“有1出0、全0出”功能的逻辑门是（ 7 D、同或门 B 、或非门 C、异或门 A、与非门 ）型的抗干扰能力更强。 8、两个类型的集成逻辑门相比较，其中（ B 集成逻辑门CMOS、B 集成逻辑门TTL、A ）。B 9、CMOS电路的电源电压范围较大，约在（ 5V D、 C、515V A、5V5V B、318V ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。 A 10、（ 门C、OC B、TTL与非门 A、三态门 。 ）时，输出不是1的门电路为（ C11、一个两输入端的门电路，当输入为1 0 、异或门 DC、或非门 B、或门 A、与非门 二、判断正误题 ） （ 错 1、

14、所有的集成逻辑门，其输入端子均为两个或两个以上。 ） （ 对 2、根据逻辑功能可知，异或门的反是同或门。 ） 对 （ 4、逻辑门电路是数字逻辑电路中的最基本单元。 ） 错 5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。 （ ） 对 （ 6、74LS系列产品是TTL集成电路的主流，应用最为广泛。 ）（ 对7、TTL与非门的多余输入端可以接固定高电平。 门、 与非 非 门。常用的复合逻辑门有 逻辑门 ，其中最基本的有 与门 、 或门和基本逻辑关系的电路称为1、 门。同或 异或 门和 或非门、 与或非 门、 ”功能的门电路是或门；实际中集0 1，全0出门；具有“ 与非 有1出1

15、2、功能为“有0出1、全出0”的门电路是 门应用的最为普遍。成 与非 或非 门不使用的闲置输入端应与悬空 处理；TTL 3、当外界干扰较小时，TTL 与非 门闲置的输入端可以 门CMOS 电平，具有“或”逻辑端口的相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 地 。 悬空 多余的输入端应接 低 电平；即CMOS门的闲置输入端不允许 2.48所示数字电路的逻辑函数表达式，并判断其功能。3、试写出图 解：电路的逻辑函数表达式为：F?AB?AC?BC?AB?AC?BC 列真值表： A B C F 0 0 0 0 0 1 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1

16、1 1 0 1 1 0 1 1 1 1 1 ，因此电路功能为多数表决器电路。时，输出才为1输入变量中有两个或两个以上为1 第三章 一、选择题 位。个编码对象，则要求输出二进制代码位数为 B 1若在编码器中有50 A.5 B.6 C.10 D.50 个。选一的数据选择器，其地址输入（选择控制输入）端有 C 2.一个16 A.1 B.2 C.4 D.16 。Y= A Xi和地址码Ai之间的逻辑表达式为3四选一数据选择器的数据输出Y与数据输入 XAAAAXAXAX?AAX?AAAX?AXAA1110001 D. B.A. C.11001320001301 E 个。4.一个8选一数据选择器的数据输入端

17、有 A.1 B.2 C.3 D.4 E.8 D 。5在下列逻辑电路中，不是组合逻辑电路的有 D.寄存器 B.编码器 C.全加器A.译码器 适于实现单输出组合逻辑电路。7以下电路中，加以适当辅助门电路， B 七段显示译码器 D. B.数据选择器 C.数值比较器A.二进制译码器 AAAA? 8用四选一数据选择器实现函数Y=。，应使 A 0011 =0 D=D=D=1=D=0，D=D=1 B.DA.D32231010 =0=D=1，D=0，D=D=1 D.D=DC.D=D31022031 A?AA，应 AB 八线译码器74LS138和辅助门电路实现逻辑函数Y=。 -9用三线122 YYYYYYYY

18、B.用与门，Y=A.用与非门，Y=32741605 Y?YY?Y?Y?Y?Y?Y Y=C.用或门，Y= D.用或门，74156203 。 ）、下列各型号中属于优先编码器是（ C 1074LS48 、 D、74LS148 B、74LS138 CA、74LS85 。 ） B 12、八输入端的编码器按二进制数编码时，输出端的个数是（ 8个 D、4个 3 B、个 C、 A、2个 ）。D 、四输入的译码器，其输出端最多为（13 个D、16 C、10个 个 A、4个 B、8 IIYY 。 ）、当74LS148的输入端为（ 按顺序输入11011101时，输出C 147002110 D、 、 C001 A、1

19、01 B、010 ）。 A 15、译码器的输入量是（ 、十六进制 D C、八进制 B 、十进制 A、二进制 。 ）、编码器的输出量是（ A 16 、十六进制 D、十进制 C 、八进制 A、二进制 B A ）组合而成17、组合逻辑电路一般由（ 、寄存器 D C B 、门电路A 、触发器 、计数器 ） B 、以下哪个编码不能是二十进制译码器的输入编码（18 A 0000 B 1010 C 1001 D 0011 Y?Y?Y的值是（ 有效时，其输出C ）。 19、8线3线优先编码器的输入为II，当优先级别最高的I012770A111 B. 010 C. 000 D. 101 20、十六路数据选择器的

20、地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.8 Y=011，则输出 Y E=0）时，地址码AAA= 21、已知74LS138译码器的输入三个使能端（E=1， E022B1017 2A C ) 。 是( D. 11111111 C. 11110111 A. 11111101 B. 10111111 二、判断题： ）对 （ 、组合逻辑电路的输出只取决于输入信号的现态。1 ） （ 错 2、3线8线译码器电路是三八进制译码器。 ）、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。 （ 对3 ） （ 错 4、编码电路的输入量一定是人们熟悉的十进制数。 ）（ 错 74LS13

21、8集成芯片可以实现任意变量的逻辑函数。 5、 ）（ 错 6、组合逻辑电路中的每一个门实际上都是一个存储单元。 ） 错 （7、共阴极结构的显示器需要低电平驱动才能显示。 ） 对 8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。 （二 编码 器；能将机器识别的 二进 制数码的 组合 逻辑电路，称之为 1、能将某种特定信息转换成机器识别的 器；74LS85是常用的 逻辑电路，称为 译码 进 制数码转换成人们熟悉的 十进制或某种特定信息的 组合 器。 译码 组合 逻辑电路 多路 开关。 数据选择 器，也叫做 、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为2 线的集成

22、优先编码器。 8线 3 10 线 4 线的集成优先编码器；74LS148芯片是是3、74LS147 线译码器。 16 4、两片集成译码器74LS138芯片级联可构成一个 4线 。输入状态，而与信号作用前的电路5、组合逻辑电路的逻辑特点是，任意时刻的输出状态仅取决于该时刻的当前无关 个。二进制 码。输出端有 7 6、BCD七段译码器输入的是 4 位 YYYYYYYY =110线是38线译码器，译码为输出低电平有效，若输入为AAA时，输出 应为 74LS13802103476251 。 10111111 第四章 一、选择题 位二进制数码的寄存器。个触发器可以构成能寄存 B 1.N 1NN N C.

23、 22N D. A.2 B. 。 C 2在下列触发器中，有约束条件的是 D F/F 同步RS F/F D.边沿主从 A.主从JK F/F B.D F/F C. 个稳态。 C 3一个触发器可记录一位二进制代码，它有 A.0 B.1 C.2 D.3 E.4 位二进制信息要存储48 D 个触发器。 A.2 B.3 C.4 D.8 nn+1=1，应使输入T= BD =0，欲使新态Q。5对于T触发器，若原态Q Q A.0 B.1 C.Q D.nn+1=1，应使输入T= AC，欲使新态Q 。6对于T触发器，若原态Q =1 Q A.0 B.1 C.Q D.n+1n，应使输入D= C =Q。 7对于D触发器，

24、欲使Q Q A.0 B.1 C.Q D.8对于JK触发器，若J=K，则可完成 C 触发器的逻辑功能。 A.RS B.D C.T D.T n+1n工作，可使JK触发器的输入端 ABDE 。9欲使JK触发器按Q =Q QQQ ,K=Q D.J=Q,K=0 E.J=0,K=A.J=K=0 B.J=Q,K= C.J= nn+1Q工作，可使JK触发器的输入端 JK触发器按QACE =。 10欲使 QQ,K=Q D.J=Q,K=1 E.J=1,K=Q A.J=K=1 B.J=Q,K= C.J=n+1=0工作，可使JK触发器的输入端 BCD 11欲使JK触发器按Q。 A.J=K=1 B.J=Q,K=Q C.

25、J=Q,K=1 D.J=0,K=1 E.J=K=1 n+1=1工作，可使JK触发器的输入端 BCE 。12欲使JK触发器按Q QQ,K=0 A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J= nn+1Q工作，应使输入D= DD触发器按Q 。= 13欲使 Q A.0 B.1 C.Q D.15下列触发器中，没有约束条件的是 D 。 A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器 17为实现将JK触发器转换为D触发器，应使 A 。 DDD B. K=D,J=A.J=D,K= C.J=K=D D.J=K= 18、仅具有置“0”和置“1”功能的触发器

26、是（ C ）。 A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器 S?R为（ A RS19、由与非门组成的基本 ）触发器不允许输入的变量组合。 A、00 B、01 C、10 D、11 20、同步RS触发器的特征方程是（ D ）。 n?1nn?1n QS?R?Q?QQ 、 A、B n?1nn?1n QSQ?RQQ?S?R? 、 C、 D21、仅具有保持和翻转功能的触发器是（ B ）。 A、JK触发器 B、T触发器 C、D触发器 D、T触发器 22、触发器由门电路构成，但它不同门电路功能，主要特点是具有（ C ） A、翻转功能 B、保持功能 C、记忆功能 D、置0置1功能 RS

27、在触发器正常工作时应（ C 端 和直接置1）端集成触发器直接置23、TTL0 DD RRSS=1 C、保持高电平“1” A、=1 ，=0 B、=0 ，D、保持低电平“0” DDDD24、按触发器触发方式的不同，双稳态触发器可分为（ C ） A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发 。） D 、按逻辑功能的不同，双稳态触发器可分为（25 A、RS、JK、D、T等 B、主从型和维持阻塞型 C、TTL型和MOS型 D、上述均包括 26、为避免“空翻”现象，应采用（ B ）方式的触发器。 A、主从触发 B、边沿触发 C、电平触发 10、为防

28、止“空翻”，应采用（ C ）结构的触发器。 A、TTL B、MOS C、主从或维持阻塞 n?1nQ?Q，以下输入端连线不能为（ C ）触发器要时钟信号的作用下，要使27、JK K?Q C J=Q,J=K=Q D A J=K=0 B J=Q,K=0 28、下列触发器中有约束条件的是（ A ） A、基本RS触发器 B、边沿D触发器 C、主从JK触发器 D、T触发器 二、判断题 1、仅具有保持和翻转功能的触发器是RS触发器。 （ 错 ） 2、基本的RS触发器具有“空翻”现象。 （ 错 ） 3、同步的RS触发器的约束条件是：RS=0。 （ 错 ） nn1n? KQQ?QJ ） （ 错 。 4、JK 触

29、发器的特征方程是： ） 对 （5、D触发器的输出总是跟随其输入的变化而变化。 ） 对 JK触发器的导引门被封锁而触发器状态不变。 （6、CP=0时，由于 ）（ 对 下降沿到来时。 7、主从型JK触发器的从触发器开启时刻在CP ） 错 （ 、触发器和逻辑门一样，输出取决于输入现态。 8 ） 错 （ 触发器状态变化在CP下降沿到来时。 9、维持阻塞D 三、填空题 8 个触发器。个稳态，存储8位二进制信息要1触发器有 2 SSRR 且，则它不允许输入的信号。2一个基本RS=触发器在正常工作时，它的约束条件是 0 +=0 =1 QQQ可见触发器的状Q=0 ，=0 ，Q0、状态为，定义触发器的1状态为

30、=1Q=1 3触发器有两个互补的输出端 端的状态。 Q 态指的是 。 RS=0 一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是4 式 主从式 5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻 ，触发方式为 式的触发器不会出现这种现象。 或 边沿式 低电 。电路中不允许两个输入端同时为 保持 、 置1 和 触发器的功能有6、两个与非门构成的基本RS 置0 ，否则将出现逻辑混乱。平 触发器， 钟控的RSCP脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是、通常把一个7 触发方式。 电平 此类触发器的工作属于 触发器。维持阻塞型D

31、主从型JK 触发器和 边沿8、为有效地抑制“空翻”，人们研制出了 触发方式的 n1n?的功能，则输 四种功能。欲使JK触发器实现 1 、 保持 和 翻转、JK9、触发器具有 置0 置 Q?Q 。1 ，K应接 高电平入端J应接 高电平1 的功能。 置1 个，具有 置0 和 10、D触发器的输入端子有 1 等多种方法进 时序波形图 功能真值表 和 、11、触发器的逻辑功能通常可用 特征方程 状态转换图 、 行描述。 。 ，时序逻辑电路的基本单元是 触发器12、组合逻辑电路的基本单元是 门电路 n+1nnn+1QK + Q=j QQ。= D触发器的次态方程为 ；D 触发器的次态方程为、13JK QQ

32、Q时为触发器=1，1 =1Q14、触发器有两个互非的输出端和，通常规定Q，=0时为触发器的 =0Q状态； nn?1QQ?QK?J 状态。 的 0n n1n? Q?QS?R?R?S， 0触发器，正常工作时，不允许 ，其特征方程为 15、两个与非门组成的基本RS 1?R?S 。 约束条件为 n?1n）?1（C?SQ?RQP ， 其特征方程为 16、同步RS触发器，在正常工作时，不允许输入端R=S= 1 ， 。 约束条件为 SR=0 17、把JK触发器 两个输入端子连在一起作为一个输入 就构成了T触发器，保持 触发器具有的逻辑功能是 T 。翻转 和 功能。翻转”就构成了T触发器，这种触发器仅具有 1

33、8、让 T 触发器恒输入“1 第五章 一、选择题 C 。1下列逻辑电路中为时序逻辑电路的是 加法器 C.数码寄存器 D.数据选择器 A.变量译码器 B. 2. N个触发器可以构成最大计数长度（进制数）为 D 的计数器。 N 2 D.2 A.N B.2N C.N B 3. N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 同步时序电路和异步时序电路比较，其差异在于后者 B 。4 D.输出只与内部状态有关A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 B 个触发器。5一位8421BCD码计数器至少需要 A.3 B.4 C.5 D.10 级 最少

34、应使用 B ，7这几个数的计数器，如果设计合理，采用同步二进制计数器，5，6.欲设计0，12，3，4，6 A.2 B.3 C.4 D.8 触发器。 3位数码全部移入寄存器中。3位移位寄存器，串行输入时经 C 个脉冲后，7 A.1 B.2 C.3 D.4 ，则最少需要做加法计数，计到十进制数178 D 个触发器。8用二进制计数器从0 A.2 B.6 C.7 D.8 E.10 n?n1 ABAQQ? 触发器来实现特性方程为若用JK。JK端的方程为 AB ，则9. BAABBBAA?K=AB K=AB D.J=， C.J= B.J=ABA.J=AB，K=K=， 。个脉冲后，它的状态为 D QQQ=1100，则经过20010若四位同步二进制加法计数器的初始状态为