河科大微机原理第2章1A.ppt

1、1,2 8086微处理器,微处理器（Micro Processing Unit），即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器以MPU表示，以区别于大型主机的多芯片CPU。但现在已经不加区分，都用CPU表示。,2,CPU性能指标,主频：即微处理器时钟频率。如Pentium4 2GHz 同系列的微处理器，主频越高，速度越快。 但主频相同的微处理器，速度不一定都相同，因结构有差异 外频：微处理器外部总线工作频率。如Pentium4 2GHz的外频为400MHz 地址线宽度：决定访存空间。如36位地址线访问236=64GB存储单元 数

2、据线宽度：决定了字长，决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数。如8、16、32、64位。,3,高速度缓存(CACHE)：L1/L2 Write-through缓存，只对读有效 write-back缓存，对读写都有效 内置协处理器：加快数值运算 超标量结构：一个时钟周期内执行一条以上的指令。 低标量结构：一条指令至少需要一个以上的时钟周期 工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3.3V,2.8V,1.5V等。 制造工艺：晶体管之间的最小线距， 0.35m, 0.25m, 0.18m, 0.13m,45nm,32nm等,4,8086/8088微处理

3、器,8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个 5V 电源和一个时钟，时钟频率为5MHz 。 8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达220即1M字节。,5,2.1 8086CPU的内部结构,1. 8086CPU的组成,CPU,EU,BIU,16位通用寄存器组 （AX、BX、CX、DX、SP、BP、SI、DI） 算术逻辑单元AL

4、U EU控制器 标志寄存器FLAG,段寄存器组 （CS、DS、SS、ES） 指令指针IP 地址加法器 指令队列 总线接口控制逻辑,6,8086的内部结构,1 2 3 4,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,外部总线,执行部分控制电路,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存器,地址加法器,指令队列,执行部件 （EU),总线接口部件 （BIU),16位,20位,8位,8位,返回,7,8,一 、执行部件EU（功能为负责指令的执行）,作用： 1）从指令队列中取出指令。 2）对指令进行译码，发出相应的控制信号。 3

5、）接收由总线接口送来的数据或发送数据至接口。 4）进行算术逻辑运算。,9,执行部件的组成,（1）四个数据寄存器AX、BX、CX、DX。 四个数据寄存器都是16位或作两个8位来使用。,10,（2）地址指针寄存器和变址寄存器 SP、BP、SI、DI，都是16位寄存器，可存放数据，常用来存放逻辑地址的偏移量，是形成20位物理地址的其中一部分。,SP：堆栈指针，是栈顶的偏移量。 BP：基址指针，存放堆栈数据区基址的偏移地址。 SI：源变址寄存器，存放源操作数地址的偏移量。 DI：目的变址寄存器，存放目的操作数地址的偏移量,11,AX,BX,CX,DX,目的变址指针(Destination Index)

6、,DI,源变址指针(Source Index),SI,基址指针(Base Pointer),BP,堆栈指针(Stack Pointer),SP,数据寄存器(Data),计数寄存器(Count),基址寄存器(Base),累加器(Accumulator),12,一般，通用寄存器可以用于任何指令的任意操作，可以相互替换 16位的数据寄存器可分解为2个8位使用，是同一个物理介质 地址寄存器不能分解为8位使用 有些操作规定只能使用某个寄存器，即寄存器的特殊用法,13,通用寄存器的特殊用法(默认用法),14,（3）算术逻辑单元ALU 完成8位或者16位二进制算术和逻辑运算，计算偏移量。 （4）数据暂存寄存

7、器 协助ALU完成运算，暂存参加运算的数据。 （5）执行部件的控制电路 从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据流向。,15,（6）标志寄存器,D15,OF DF IF TF SF ZF AF PF CF,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,溢出标志,1-有进、借位 0-无进、借位,1-低8位有偶数个1 0-低8位有奇数个1,1-低4位向高4位有进、借位 0-低4位向高4位无进、借位,1-结果为0 0-结果不为0,16位寄存器，其中有7位未用。,唯一能按位操作的寄存器,D0,状态标志 控制标志,16

8、,二、总线接口部件（BIU）,BIU负责与 M、I/O 端口传送数据、地址。 访问存储器时，需要生成20位的物理地址； 要不断从内存中取指令并送到指令队列； CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口,17,总线接口部件的组成： （1）四个段地址寄存器 CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器。,18,4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同 CS：Code Segment Regi

9、ster代码段寄存器，指示当前执行程序所在存储器的区域 DS：Data Segment Register数据段寄存器，指示当前程序所用数据的存储器区域。 SS：Stack Segment Register堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域 ES：Extra Segment Register附加段寄存器，指示当前程序所用数据的另外存储器区域，在字符串操作中常用到,19,注意：DS、SS和ES寄存器的内容可由程序设置，而CS寄存器的内容不能用程序设置,20,（2）指令指针寄存器IP IPInstruction Pointer指令指针寄存器 用来存储代码段中指令的偏移地址; 程序运

10、行过程中IP始终指向下一次要取出的指令偏移地址 通常不能被直接访问，也不能直接赋值，指令中不会出现IP。,21,(3)指令队列缓冲器,8088为4字节，8086为6字节。为FIFO(先进先出)结构 指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行； 指令队列只要有空，BIU自动执行取指操作，直到填满为止； 若EU要进行M/IO存取数据，BIU在执行完现行取指操作周期后进行。 当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列,22,(4) 20位地址加法器,CS左移4位,23,EU与BIU的协同工作,

11、在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队； 在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度。,24,8086/8088的寄存器结构,数据寄存器,地址指针及变址寄存器,控制寄存器组,段寄存器组,AX AH AL 累加器 BX BH BL 基址寄存器 CX CH CL 计数寄存器 DX DH DL 数据寄存器,通用寄存器组,SP 堆栈指针 BP 基址指针 SI 源变址指针 DI 目的变址指针,IP 指令指针 FLAG 标志寄存器,CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段

12、寄存器,15 8 7 0,25,2.2 8086/88的引脚与功能,2.2.1 8086/8088CPU外形及引脚,26,27,1、AD15AD0：地址/数据复用引脚，双向工作 2、A19/S6A16/S3：分时复用的地址/状态线，输出 3、/BHE/S7：总线高字节有效信号，三态输出，低电平有效,28,4、NMI：不可屏蔽中断请求信号，输入，上升沿触发 5、INTR：可屏蔽中断请求信号，输入，高电平有效 6、/RD：读信号，三态输出，低电平有效 7、CLK：主时钟引脚，输入 8、RESET：复位信号，输入，高电平有效 9、READY：准备就绪信号，输入，高电平有效 10、/TEST：测试信号

13、，输入，低电平有效 11、MN/MX：工作模式选择信号，输入 12、GND/VCC：电源地和电源,29,13、/INTA：中断响应信号，输出，低电平有效 14、ALE：地址锁存允许信号，输出，高电平有效 15、/DEN：数据允许信号，三态输出，低电平有效 16、DT/R：数据发送/接收控制信号，三态输出 17、M/IO：存储器/IO端口访问信号，三态输出 18、WR：写信号，三态输出，低电平有效 19、HOLD：总线请求信号，输入，高电平有效 20、HLDA：总线请求响应信号，输出，高电平有效,30,2.2.2 总线接口器件 1地址锁存器 功能：将CPU中的地址/数据复用引脚区分出独立的地址总

14、线。与8086/8088配套的地址锁存器是8282芯片，是一个8位的数据锁存器。,31,8282,32,2双向三态门驱动器 数据总线采用双向三态驱动器，在8086/88系统中常用8286芯片，其中OE是输出允许控制，T是三态门传送方向控制。 当OE=0、T=0时，数据由B向A传送； 当OE=0，T=1时，数据由A向B传送。,33,34,2.2.3 总线周期 （1）时钟周期：CPU工作主频的时钟周期：T=1/f（f为主频） （2）总线周期：CPU通过总线对存储器或I/O端口进行一次访问（读/写操作）所需的时间称为一个总线周期；一个总线周期至少包括4个时钟周期，即T1、T2、T3、T4。 （3）指

15、令周期：指计算机完成一条指令的执行所需要的时间，它包含一个或多个总线周期。 （4）等待周期：当CPU与慢速外设进行数据交换，如果要延长总线周期时需要插入状态Tw。 （5）空闲周期Ti：在两个总线周期之间，如果CPU的某些操作还没有执行完毕时，需要插入空闲时钟周期Ti。,35,CLK信号构成的各种周期示意图,36,2.3 8086/8088的存储器结构,2.3.1 系统存储器组成 地址线20根，直接寻址空间为220=1M字 节，用00000HFFFFFH表示 1. 8086系统中存储器的组织 偶体：存储体中的单元都是偶地址； 奇体：存储体中的单元都是奇地址。 两个存储体之间采用字节交叉编址方式,

16、37,8086奇偶存储器和总线连接,a）存储器地址空间分配,b）存储体与总线的连接,38,存储单元的访问,D0-D7,D0-D7,39,00000H,00001H,01001H,01002H,1234H,5678H,34H,12H,78H,56H,.,高字节数 高地址 低字节数 低地址,数据的存储,对准字 未对准字,40,2. 8086 读/写操作过程 （1）从偶地址读/写1个字节 偶地址（A0=0），控制电路自动使BHE=1，选中偶地址存储体。由地址A19A1指定具体单元，CPU发出读/写信号，通过数据总线的低8位对该单元进行1个字节的读/写操作。 （2）从奇地址读/写1个字节 奇地址（A0

17、=1），控制电路自动使BHE=0，奇地址存储体被选中。,41,（3）从偶地址开始读/写1个字 访问的两个字节单元的地址A19A1共19位均相同，系统自动发出BHE=0的信号，使奇偶两存储体同时被选中。CPU发出读/写信号后，两个存储单元同时通过低8位和高8位数据线完成读/写操作。 (4) 从奇地址开始读/写1个字 两个字节单元不能同时选中。 首先自动发出BHE=0信号，选中奇地址存储体，通过D15D8完成低字节的操作。 紧接着，系统自动令A0=0，BHE=1，选中偶地址存储体，通过D7D0完成高字节的操作。,42,2.3.2 存储器的分段,一、存储器地址分段 为什么要对存储器进行分段管理呢？

18、8086/8088地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16位寄存器表示。 可以采用基址加偏移地址实现，那么可用16位的寄存器分别存储基址值和偏移地址值。所以，要分段管理。,43,程序员在编制程序时把存储器划分成若干个逻辑段。逻辑段彼此独立，但可相连，可重叠，在1MB存储空间浮动，仅需改变段寄存器内容。 逻辑段内地址16位,每个段的大小最大可达64KB； 实际可以根据需要来确定段大小，每个段最大为64KB，最小为16B 对段的起始地址有限制，即段不能从任意地址开始，各段起始地址能被 16 整除。（低 4 位为 0 ）,44,段基址：段的首地址的高16位。段首地址的低4

19、位二进制码总是0000，高16位可变。 偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值，也称有效地址EA 。 根据信息种类，将段分为代码段、数据段、堆栈段和附加段。当前段的段基址放在相应的段寄存器中，即CS、DS、SS、ES。偏移地址可存放在IP、SP、16位通用寄存器或指令指定。,45,0123H,6C10H,8000H,BF1CH,CS SSDS ES,段寄存器,64K代码段,64K堆栈段,64K数据段,64K附加段,00000H,01230H,6C100H,80000H,BF1C0H,（a） 存储器分段实例1每段独占64K,0200H,0400H,0480H,CS DS SS ES,段寄存器,8K程序,2K数据,256B堆栈,00000H,02000H,04000H,04800H,（b）存储器分段实例2各段允许重叠,FFFFFH, ,46,二、逻辑地址和物理