数电第5章习题解答张克农版

1、 5章课后习题解答 0态。一同步时序电路如图题5.1所示，设各触发器的起始状态均为5.1 (1) 作出电路的状态转换表； (2) 画出电路的状态图；QCP 作用下各的波形图；画出(3) 说明电路的逻辑功能。(4) 5.1 图题 5.1 表解 。状态转换表见表解 5.1解 (1) +1n+1n+1n QQQ nnnQ Q QCP 5.1(1)。(2) 状态转换图如图解2100121 0 0 0 0 0 0 5.1(2)。(3) 波形图见图解1 0 0 0 0 1 1 8由状态转换图可看出该电路为同步(4) 0 0 1 1 0 2 1 1 0 1 0 0 1 3 进制加法计数器。0 0 1 1 1

2、 0 4 1 0 1 0 1 5 1 0 1 1 1 6 1 1 1 1 1 0 7 0 0 CPQQQ 012Q 0000 001 010 011 Q1 111 101 110 100 Q2 (2) (1) 5.1 图解 JK 所示。由5.2 FF构成的电路如图题5.2QQQ? (1) 若作为码组输出，该电路实现何种功能021Q? 输出，它又为何种功能若仅由(2) 2 5.2 图题 KJJK，均固定接解 (1) 由图可见，电路由三个主从触发器构成。各触发器的1，T进制计且为异步连接，故均实现8触发器功能，即二进制计数，故三个触发器一起构成QQQ 8进制计数功能。作为码组输出时，该电路实现异步

3、数。当012Q分频功能。端输出，则它实现若仅由(2) 8 2 所示电路的逻辑功能。5.3 试分析图题5.3 5.3 图题 (1) 驱动程式和时钟方程解 ，；nCP?CPK1?QJ?0020； 01JK?Q?CP111，； nn1K?Q?QJCPCP?02122(2) 将驱动方程代入特性方程得状态方程 +1nnnnn) (CP?QQ?JQ?QKQ0000020n+1n )CP?QQ (111n+1nnn )CPQQ (Q?Q0221(3) 根据状态方程列出状态转换真值表 表解5.3 nnnn+1n?1n?1 QQQQQQ CP CP CP QQQ 021021021210 0 0 0 0 1 1

4、 ? ? ? 0000111100101 0 0 0 0 0 ? ? 0 1 0 1 0 ? ? 0 110001 1 0 1 0 1 1 ? 0 1 0 0 ? ? 0 0 1 0 1 图解5.3 0 ? ? 0 0 0 1 1 0 0 ? ? 1 1 1 1 0 0 ? ? 1 (4) 作状态转换图 (5) 逻辑功能：由状态转换图可见该电路为异步5进制计数器。 X = 0所示时序电路的状态转换真值表和状态转换图，并分别说明及5.45.4试求图题X = 1时电路的逻辑功能。 图题5.4 解 (1) 写驱动方程和输出方程 J?X， nQXK?010 nn ，QJ?XQK?0011nQ?Y 1(

5、2) 求状态方程 nnn?1nnnQXQ?XQQQ?Q?JK?00000100n?1nnnnnn QQXQKQQJ?Q?Q010111111 画次态卡诺图求状态转换真值表(3) 1?nQY1n?QnnnnnnQQQQQQ01011001 101110000100010001111011XXX100000000000110 100111011101101 5.4(1) 图解 所示。(4) 作状态转换图如图解5.4(2)XX =1功能：当时，实现三进制计数功能。=0时，实现返回初态；当(5) 5.4 表解1/00/0 X 0100 1 0 nnQQ010/0 00/0 00 01/0 0/1 1/

6、1 1/10/11/0 00/0 01 11/0 11/1 10 10/1 100011 1/1 11 00/1 00/1 0/15.4(2) 图解 5.5所示的异步时序电路。要求：5.5 试分析图题N M = 0= 1，时的状态图；(1) 画出N M = 1时的状态图；(2) 画出= 0， (3) 说明该电路的逻辑功能。 N 1 Q1 Q2 CP M 5.5图题 5.5(1) (1) 见图解。解 ）图解）1 5.52（图解5.5 见图解5.5(2)。(2) 3（）电路的逻辑功能：可逆的八进制计数器，分别为加、减法运算控制端。N、M开始5.6. 已知图题5.6是一个串行奇校验器。RX。此后，由

7、”信号使触发器置“0时，首先由Dn位二进制数。串行地输入要校验的当输入完毕后，n位二进制数中“1便可根据触发器的状态确定该”的个数是否为奇数。试举例说明其工作原理，并画出波形图。 5.6图题nn?1QX?Q，由状态方。由于电路的初始状态为解 写出电路的状态方程为，0QX 为1中有奇数个“1”时，输出程可知，当输入。波形图略。X是否为的值判别输入Z5.7 已知图题5.7是一个二进制序列检测器，它能根据输出DDDCPD的。设其初态为 所需的二进制序列。该二进制序列在 脉冲同步下输入触发器 4321Z为识别标志，试确定该检测器所能检测的二进制序列。=01001，并假定 5.7图题 JK 1。触发器设

8、计一串行序列检测器，当检测到1105.8用序列时，电路输出为 (1) 画原始状态转换图解 确定原始状态数及其意义X0 1 1 0 0 ：输入序列Y0 0 0 1 0 ：输出相应 SSSSS 状 态： 0 32 10 所示。 画原始状态图如图解5.8(1) 所示。(2) 状态化简，简化状态图如图解5.8(2)FF (3) 状态编码，选择nSSJKFFS =01，=2=11=00，（按相邻原则选择码组）；选。取，210 1/00/01/05.8 表解0/0SS10X SS 1 0 100/0 nnQQ0/001DDDDDDDDDDDDDDDD1/0 COCOCTCTCOCTCO0/03012CT3

9、03200121321101/0 00 00/0 PPP1/0P1/00/1LD74160CTLDCT74160CTLDCT74160LD74160TTTT11/0 00/0 01 CP CRCRCRCRCPCPCPCPQQQQQQQQQQQQQQQQSSS3120320301230112 00/1 11 11/0 2230/10/11/0 0/1 1/0 5.8(2) 图解 QQQQQQQQQQQQQQQQ) 3120775445601623 (4) 列出状态转换表如表解5.8所示。 (5) 求状态方程和输出方程 5.8(3)。作次态卡诺图如图解 1?nQY1n?QnnnnnnQQQQQQ0

10、1010011101100110001110001101001XXX 100000000000 011011111010 5.8(3) 图解 由次态卡诺图求得n+1nnn XQQQ?XQ?1011 nn+1nXQQQ?X?000 nXQ?Z1 求驱动方程(6) 对比状态方程与特性方程可得n ，XK?XQJ?101X?J ，XK?00 画逻辑图(7) QQX 10Z & 1J 1J “1 0 1 C1 C1 1K 1K CP 5.8(4) 图解 BCAAB、5.9所示电路，说明当开关均断开时，、电路的逻辑功能；当、5.9分析图题C? 分别闭合时，电路为何种功能 5.9 图题 BCRAR,当开关、

11、 均断开时，由于非门输入端对地所接电阻、相当于接逻解 (1) OFFR?1，不起作用，电路执行。也即各触发器的16进制加辑“0”，则非门输出为逻辑“1”D法计数功能。 AQQ?R=1，即计数器状态为闭合时，由于1000时，复位到0，因而当(2) 当，3 3DBC分别闭合时电路为4，进制和重新开始计数。故执行8进制加法计数器功能；同理，2进制加法计数器。 JK触发器设计图题5.10用所示功能的5.10 表解5.10 nnnn+1n?1n?1 逻辑电路。 Z QQQQQQ0210120 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 0 0

12、0 1 0 1 0 0 0 0 0 5.10 图题0 0 0 1 解 (1) 由图可知电路可按五状态时序电路设计。设状态分别为： SSSSS= 100。= 011， ，= 000= 001= 0104 2 30 1 。5.10根据状态分配的结果可以列出状态转换真值表如表解(2) (3) 画次态卡诺图求状态方程和输出方程 1n?n+1QQ1n?QnnnnnnQQQQQQ021010110 101110000100000111100111nnnQQQ222101100000110000 011010 ZnnQQ01 nQ10000111QQZ1J1J1JQ2CP C100000C1C1111K1K

13、1K 11 5.10 图解 n1n?n?1?n1nnnnnnnnnQZ?QQQ?QQQ?Q?QQ?QQQ ， 2012100200112 (4) 求驱动方程JK 将状态方程与触发器的特性方程比较得nn1?K ，QQ?J2021nn ， QK?QJ?0101n ，1?KQJ?020 (5) 检查电路的自启动能力 ，110由次态卡诺图可见，当电路进入无效状态时，其相应的状态转移为：101 010 ，111 000，因此，该电路能够自启动。010 (6) 画电路图 根据驱动方程和输出方程画逻辑电路图如图解 5.10所示。JK 5.11用5.11 所示两相脉冲发生电路。触发器设计图题 5.11 图题

14、，因此可按同步计数器设 0011 01 10 解 由图可见，电路的循环状态为00JK 计，用两个实现。FF 作次态卡诺图求状态方程和输出方程(1) nnnnn+1n+1nnnn ， Q?QQQQ?Q?QQ?QQ0111000110nZ?Q ，nQZ?0112 n?11n?ZZQQ102n1QnnnQQQ 000000011101nnnQQQnQ111100000000011 0111101101111 图解 5.11(1) ZZ (2) 求驱动方程12JK触发器的特性方程对比，将状态方程与1J1JC1C11K1KCP5.11(2) 图解 可得n ，nQ?KQ?J0101 ，nnQ?JQK?10

15、10 (3) 画逻辑电路图 QQ 5.12所示。设触发器的初态= 0=。5.12一个同步时序电路如图题0 1 CPQFQ 和、相对于 (1) 画出的波形；10 CPF的关系看，该电路实现何种功能？与(2) 从 5.12 图题 ） 1）写方程式 解 （1nnQDD?Q? 驱动方程：0011Q?R 复位方程：0D1nQF?CP 输出方程： 0 2）求状态方程+1nnnn+1) (RQ?Q?QQ?QD 1000D110 ）求状态转换表，如表5.12所示。3CPFQQ 、所示。和的波形，如图解相对于5.124）画10 CP 表5.12 nn+1nn+1 Q QQ Q 0101 Q01 0 0 0 0

16、1 1 1 Q1 0 1 0 0 1 1 0 0 F 5.12 图解 CPF 与的关系可以看出该电路实现三分频功能。从 6位扭环计数器。构成用双向移位寄存器5. 13 74194 所示。5.13741946 解要构成位扭环计数器，需两块级联，如图解 DDDDDDDD1DD32103102MMSRSR011DD SLSL7419474194MMCP1CPCP00 QQCRQQQQCRQQCR32010123 Q Q 54 Q QQ Q3102 5.13 图解 5.14 表题所示脉5.1474194及必要的电路设计产生表题5.14 利用移位寄存器0000 冲序列的电路。1000 1100 解 (1

17、) 作次态译码真值0110 给出的态序表，决定前一状态变化到后一状态时，移5.14即按表1101 D1011 的状态和功及1以及是左移还是右移，按此设置入的数据是0还是SLS0111 MM 所示。能控制信号的状态。如表解、5.14 00011 MDM0001 、(2) 化简、01SRSL nnnn ；Q?DQ?QQ1?D5.14 表解3SR131SL nnnn M MCP D D QQQQ 0SLSR13201nnnnnnnn QQQ?QQQM?QQ?1 0 0000 0 1 3332002131 100 0 0 1 1 1 0 10 2 10 0 MM?100 3 0 1 101 10 1

18、0 4 11 1 1 画逻辑电路图(3) 0 1 101 15 1 1 011 6 0 10 1 7 1 00 10 0 1 0 8 0 000 1 DMMnnQQnnQQnnSRQQ13232111101001010001000011101nnnnnnQQQQQQ 1100000110000001001 01101000011 01111111001 11011001010 5.14(1) 图解 DDDDD3210MSR1D11SL74194 CPM1CP0CRQCRQQQ 31021 5.14(2) 图解 5.15 用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。 60

19、进制计数器。为异步2-8-16进制集成计数器，需要两片级联实现解 74LS293 方法一：全局反馈清零SN ， =00111100(1) = 60= 60 nBD1QQQ?QQ?RF?R (2) 24501302 (3) 画电路连接图 RRRR02020101CPCPCP007429374293 CPCP11QQQQQQQQ 30102312QQQQQQQQ760123455.15(1) 图解 方法二：局部反馈清零N?N?60?6?10?N (1) 121010S?0110S? ， n1n21Q?QQ?FRR? (2) 10122021QQ?RR?QF? 1021013 画电路连接图(3) R

20、RRR02010201 CPCPCP007429374293CPCP 11QQQQQQQQ31030122 QQQQQQQQ712403655.15(2) 图解 74LS290 5.16 图题5.16为由构成的计数电路，分析它们各为几进制计数器。 5.16 图题 SQQCP CPQ 进制计数器。作输出，反馈连线 = 011，仅，故为 (1) 解3n3112SCPCP ，4 = 100(2) ，故为进制计数器。n1SCP CPQCPQQQQ (3) 9 ，输出均有效， ，进制计数器。 = 1001，故为n0103210SCPCP CPQ (4) ，故为 ，8 ，进制计数器。 = 1000n001

21、 100进制计数器；5.16A (1) 试用计数器74LS161及必要的门电路实现13进制及 中的计数器。(2) 试用计数器74LS160实现(1) 解 (1) 用反馈清零法实现13进制计数器DDDDCO3102CT113N? P74161CTLD1T1101S? CRCPCPQQQQn01231 Q?CRF?QQ?Q0325.16A(1) 图解 逻辑图见图解5.16A (1)。 用全局反馈清零法实现进制计数器100100?N DDDDDDDDCOCTCO33110220CT101100100?SN PPBn174161LDLDCT74161CTTT 1CRCPCRCPCPQQ?Q?QF?CR

22、QQQQQQQQ25630123120 5.16A (2)。逻辑图见图解 13进制计数器(2) QQQQQQQQ7251360413N? 5.16A(2) 图解 00010011S? n1 逻辑图见图解5.16A (3)。 Q?QQFQ?CR014 DDDDDDDDCOCTCO33101220CT1 PPCT174160LD1CT74160LDTT CRCPCRCPCPQQQQQQQQ01122330 100进制计数器 QQQQQQQQ 74356012图解5.16A(3) 7.13(g) 因为74160是10进制计数器，所以无需反馈而自然实现100进制计数器。逻辑图见图 解 5.16A(4)

23、。 5.16A(4) 图解 5.17 用计数器74193构成8分频电路，在连线图中标出输出端。 Q输出即可。 16进制集成计数器。要得到8分频，只需从解 74193为同步可逆2 1 CR LD D DDD3102 CP CPBOU 74193 CP CODQ QQQ3102 f 5.17 图解 5.18 计数器74LS293构成电路如图题5.18所示，试分析其逻辑功能。 5.18 图题 电路为全局反馈，且复位信号为异步操作。故可直接读反馈连线的反馈态：解 10001000?QQQQQS?QQQ 进制计数器。所以，电路为13606152n473所示，试分析该电路的逻辑功能74LS290计数器构成

24、电路如图题5.195.19 。 5.19 图题 解 由图可知，电路为全局反馈，根据反馈连接可得反馈态1000010?QQQQ?SQQQ 03615n24S进制码考虑。所以，该电路为异步42由于74290为十进制计数器，应按8421 BCDn BCD码加法计数器。 所示，试说明其逻辑功能。5.20 计数器74161构成电路如图题5.20 5.20 图题 CTCOCT的，而74161(1) 由图可知，的74161(2) 输出控制着的和74161(2) 解 TPCTQCO COQQQ，因此，两片计数器的满状态和预置= 输出又作为反馈控制预置信号，又T1302 状态即为计数器的结束和初始状态。故196

25、?1)SN?(?S(11111111)?(00111100)?1 B0B-1n 196所以，该电路为同步进制计数器。 74163构成电路的逻辑功能。试分析图题5.21 5.21所示用计数器 5.21 图题 CR执行全局反 74163解进制集成加法计数器。电路为同步级联，通过为同步式16SCR 馈清零，因74163的为同步操作方式，直接读连线可得电路的状态，故：n-173?N?S?1?01001000?1 Bn?1进制加法计数器。所以，该电路为同步73 5.22 计数器74193构成电路如图题5.22所示，试分析该电路的逻辑功能。 5.22 图题 CPCPCPBO?LD，配合，又16进制计数器。

26、图中送入= 1解 74193为异步可逆U DCP1000D?DS?DD脉冲作用下执行减法计数。经过8，可知电路在次脉冲将计数器02O13BOLD?0，又立即置入10000000，态。因此，输出低电平，使8中的预置数1000减到CP脉冲一个计数循环。该电路为同步8个进制减法计数器。 Y和Z点的频率。 电路中W、X、5.23指出图题5.23 图题5.23 f?16KHz； (1) 10位环形计数器为10分频，所以解Wf?1KHz；位二进制计数器为为16分频，所以 (2) 4Xf?40Hz；25分频，所以 (3) 模25行波计数器为Yf?5Hz。8分频，所以 (4) 4位扭环计数器为Z5.24 设图

27、5.5.4中各寄存器起始数据为I=1011，II=1000，III=0111，将图题tttt时刻，各寄III的使能输入端。试决定在、和5.24中的信号加在寄存器I、II、4312存器的容。 图题5.24 t时刻，寄存器II的数据1000送到总线，寄存器III接收，I=1011 解，II=1000，1t时刻，寄存器III的数据；1000送到总线，无数据接收，各寄存器数据不变；III=10002t时刻，无数据传送，各寄存器数据不变；t时刻，寄存器I的数据1011送到总线，寄存43 。II= III=1011，I=1011接收，III、II器、位移位寄存器，其余电路分别8RR均为R和5.25时序电路

28、如图题5.25所示，其中SABD 为全加器和触发器，要求： (1) 说明电路的逻辑功能；CPAB脉冲后，个00001110(2) 若电路工作前先清零，且两组数码，10001000，8、 RR中的容为何？R和SABCP R个中的容如何？脉冲，8(3) 再来S 5.25 图题 可将电路划分为三个功能块 (1) 解D 8位移位寄存器；中全加器和触发器。、中都是 分析各功能块电路的逻辑功能CPCPAB脉冲过8个两组数据分别移入R、功能块：在移位脉冲R作用下逐位将，、BABA 两组后，可将8、位二进制数据存入移位寄存器。BA，R和R提供的加数和被加数的最低位先输入全加器的和由移位寄存器功能块：iiBAC

29、PS中的次和R脉冲后，一方面将R经过全加器相加后产生和输出和进位输出C。来一个B0A0BA中，另一方面又将最低位相加产生的低位数送入和R输入，并将最低位相加之和移入iiSD 端，和次低位加数被加数一起决定相加之和及进位输出，再进位通过CIFF输入全加器的CPCP逐位R两组数通过移位寄存器R8个、后，A、B来时又重复前述过程。这样，经过BAD 送入全加器相加。全加器和触发器实现两数串行加法运算。 保存8位全加和。功能块：移位寄存器RS 分析总体逻辑功能 电路总体实现两组8位二进制数串行加法功能。BCPA 。R10001000，R0000000000001110(2) 8个脉冲过后，R，SBABA

30、10010110 (3) RS CPSS、S、线译码器。试画出S及、SSS、4-16741545.265.26 图题中，是6401523 和S各输出端的波形图。7 5.26 图题 CP开0000解 由图可见，74194构成扭环形计数器，到来前先清零。因此，74194从CPQD?01M?M，可得计方式控制信号及始，在脉冲作用下，执行右移操作，由于3SR01线译码器的输出，译码器输出低有效，经5.26所示；74194输出作为4/16数态序表如表解 SS 所示。高有效，波形图见图解非门后5.267010678192345 5.26 表解CP CP QQ QQ 3102S00 0 000 S10 10

31、01 S 0 112 02S0 3 1113 1 4 111S4 1 1015 S1 016 05 S1 07 00 60 8 000S 7 5.26 图解 编码的六进制计数器。74290设计一个54215.27 试用计数器QCPCPCP编码5421 BCD脉冲，而将码。接5421时，电路执行解 当74290的接201 如表解7.23所示。 具体设计如下1001S?6N? (1)，nQQR?F?R (2)001302 所示。画逻辑图如图解5.27(3) 5.27 表解 CP Q Q QQ0213 0 000 0 R RRR0(2)9(1)0(1)9(2)1 0 1 00 CP 1 0 02 0

32、1 74290 CP CP 0 1 013 0QQQQ 30210 14 00 0 5 0 10 QQQQ1 6 010 2103 QQ QQ0 17 105.27 图解 1 118 00 011 9 所示5.28电路如图题5.28 （1）画出电路的状态图； （2）说明电路的逻辑功能。时， (1) 由图可见，当计数器状态为0101解1Q?RR?Q，复位条件满足，计数器复位到001202 5.28。0000，完成一次计数循环。状态转换图见图解由状态图可见，该电路为异步五进制加法计(2) 5.28 图题 数器。001000000001 001101010100 5.28 图解 5.29 电路如图题5.29所示，要求 (设初始状态为0110)；(1) 列出电路的状态迁移关系F 的输出序列。(2) 写出 5.29 表解 A AA QQQQF DCP i01231020 0 0 D 0 1 1 0 1 1 60 0 1 D 0 0 1 1 1 0 4 1 2 1 D 1 0 0 1 0 0 10 D3 1 1