基于FPGA的数字电子时钟设计与实现

数字电子技术课程设计设计主题：数字电子表的设计与实现部门：电子信息工程系专业课：电子信息工程08秋季(1)课小组成员：胡秀远学习编号：08053145导师：陶亚雄周丽杰完成日期：2012年1月目录一、使用的设备和设备21.1设备设备2二.系统程序22.1设计理念22.1.1主题背景22.1.2 Quartus II软件42.2工作原理和系统方框图9三.软件程序103.1流程图103.1.1 24进制103.1.2十进制流程图113.1.3六进制123.1.4 60进制123.1.5 from0to9133.1.6分频模块133.1.7一般流程图143.2进程列表153.2.1头文件complete_clock程序153.2.2计数器24程序163.2.3计数器60程序163.2.4 from0to9计划173.2.5计数器6过程183.2.6计数器10程序183.2.7分频程序183.2.8学校时间模块计划19四。调试和结果194.1模块模拟194.1.1 counter10模块模拟194.1.2 counter24模块模拟204.1.3 counter60模块模拟204.1.4分频模块模拟214.1.5 top_clock计时模块模拟214.2下载程序214.3分析运行结果224.3.1设计摘要224.3.2经验234.3.3审计24一、使用的设备和设备1.1设备设备使用FPGA DE2-70发射器、PC机器、信号发生器。图1 FPGA DE2-70开发主板图二.系统程序2.1设计理念使用数字电子技术、EDA设计方法、FPGA等技术设计、模拟和实现包含基本配置框图的基于FPGA的数字电子时钟的基本功能，如图1所示。振荡器使用ALTERA的DE2-70实验板的50MHz输出，分频器使用50MHz方波，1Hz的标准秒脉冲、小时、分钟、秒计时模块分别用24进制计数器、6进制计数器、6进制秒计数器完成，学校时间模块用小时和分钟校准。扩展功能设计为倒计时功能，从59分55秒到59分59秒，每隔一秒就亮一次。2.1.1主题背景20世纪末，电子技术得到了快速发展，作为其动力，现代电子产品渗透了社会几乎所有领域，有力地推动了社会生产力的发展和社会信息化水平的提高，同时将现代电子产品的性能进一步提高，产品更换的速度也越来越快。20世纪80年代末出现了现场可编程网关阵列(FPGA)，CAE和CAD技术在PCB设计的示意性输入、自动布局布线和PCB分析、逻辑设计、逻辑模拟布尔合成和简化方面发挥了重要作用，电子设计自动化需要解决的电路建模、标准文档硬件描述语言是EDA技术的重要组成部分，VHDL是电子设计中主流硬件的描述语言。本论文采用VHDL语言实现秒表的电路设计。标准硬件说明语言VHDL语言是正式的采样表示电路结构和行为，支持逻辑设计的分层区域说明，借用高级语言的精密结构简化电路说明，模拟和验证电路，确保设计的正确性，支持电路从高层到低层的综合转换，使文档管理更容易理解，设计重用更容易。EDA技术是基于电子CAD技术开发的计算机软件系统，它是基于计算机的工作平台，集成了电子技术、计算机技术、信息处理和智能技术的最新结果，实现了电子产品的自动设计。EDA工具使电子设计人员能够从概念、算法、协议等开始设计电子系统，在计算机上完成许多任务，并使计算机自动处理电子产品从电路设计、性能分析到IC布局或PCB布局设计的整个过程EDA的概念或类别现在非常广泛。EDA应用程序包括机器、电子、通信、航空航天、化学、矿物、生物学、医学、军事等多个领域。现在，EDA技术在大型企业、企业和研究培训部门中得到广泛应用。例如，从设计、性能测试和特性分析到飞行模拟，飞机制造过程中可能包括EDA技术。EDA技术主要面向电子电路设计、PCB设计和IC设计。EDA设计可以分为系统级、电路级和物理实施级。以VHDL语言开发过程：(1)文本编辑：可以使用任何文本编辑器，也可以使用专用的HDL编辑环境。通常，VHDL文件是.另存为vhd文件。(2)功能模拟：将文件导入HDL模拟软件以进行功能模拟，并验证逻辑功能是否正确(也称为前端模拟，对于简单设计，可以跳过此步骤，仅在布线完成后执行计时模拟)。(3)逻辑合成：将源文件重新分发到逻辑合成软件，即将语言与最简单的布尔表达式和信号组合在一起的连接关系。逻辑附加元件。建立edf(edif)的EDA产业标准档案。(4)布局布线：由PLD制造商提供的软件。汇入EDF档案，并将设计逻辑放置在PLD/FPGA内。(5)编程下载：确保模拟正确，然后将文件下载到芯片上。本设计是一款具有小时、分钟、秒显示功能的多功能数字手表，具有24小时周期数：校准功能。此设计使用EDA技术，使用硬件描述语言VHDL作为系统逻辑描述手段设计文件，在Quartus工具软件中使用自上而下设计方法，将基本FPGA数字时钟构建为每个基本模块。系统主芯片为EP2C70F896C6，由时钟模块、控制模块、计时模块、数据解码模块、显示和时间模块组成。设计为编译和模拟的程序，下载可编程逻辑设备的验证，以小时、分钟、秒显示系统，按键执行数字时钟的校准时间、0、停止启动功能。随着电子技术的发展，数字电路发展为速度快、容量大、体积小、重量轻。人们对时间测量的准确性要求越来越高，时钟的数字化给人们的生产生活带来了很大的便利。数字手表是用数字电路技术实现时间、分、秒计时的设备，因为它比机械时钟更准确、更直观，没有机械装置，寿命更长。数字电子是用于小时、分、秒数字显示的计时设备，设计为24小时，总刻度为23:59分59秒，具有学校时间功能和报告功能的数字电子手表。用于课程设计的开发平台：Quartus II是可编程片上系统的全面设计环境，支持CPLD和FPGA设备的开发。现场可编程网关阵列(Fpga)是现场可编程门阵列，主要由大量可编程逻辑模块组成，它由交叉分布式可编程互连组成，可构成非常复杂的逻辑电路。本课程使用FPGA芯片Cyclone II系列的EP2C70F896C6。2.1.2 Quartus II软件Quartus II是altera全面的PLD开发软件，支持设计、VHDL、VerilogHDL、Altera硬件描述语言(ahdl)等多种设计输入表单，从而完成从设计到硬件配置的完整PLD设计过程。Quartus II可用于XP、Linux和Unix，使用Tcl脚本完成设计过程，并提供完善的用户图形界面设计方法。具有快速启动、集成界面、集中功能和轻松学习功能。Quartus II支持Altera的IP核心，包括LPM/MegaFunction宏功能模块库，使用户可以充分利用经验证的模块，简化设计复杂性并加快设计速度。对第三方EDA工具的良好支持还允许用户在设计过程的每个阶段使用熟悉的第三方EDA工具。Quartus II使用默认流程，如下所示：1.打开Quartus II软件以创建项目A.单击工具栏文件，然后使用“创建项目”向导创建新项目。图2新绘图B.工程目录为c: altera 71sp1 quartus(路径不能包含中文，不能在桌面上创建)、工程名称和顶层设计实体为counter10(以英文字母开头)。图3创建路径图C.选择与开发主板的芯片型号相对应的设备。选择硬件cyclone EP 2c 70 f 896c 6。图4芯片选择图表D.转到“选取第三方EDA工具”(select party EDA tools)窗口，您可以在此选择使用第三方EDA工具，如某些布局布线、合成、E.确认没有错误后，单击“完成”完成项目创建。F.成功创建项目后，当前项目的层次结构、文件和设计单位将显示在“项目导航器”窗口中。G.运行file-new-design files-verilog HDL file以创建原理图文件。图5原理图文件创建图H.完成后，单击File - save as，将其保存到c:altera71sp1quartus目录中。I .使用文本编辑器输入源代码，完成原理图编译。J.编译项目并执行processingstart编译start analysis elaboration，以分析和检查输入文件中是否存在错误。2.生成模拟波形文件A.单击new-vector waveform file-saveas图6新模拟波形文件示意图B.右键单击Name块图，在insert-insert node or bus-node finder-Filter中选择Pinns:all，单击list，然后单击“”将左侧列表的内容移动到右侧列表。插入图7针图表C.右键单击CP中的value，然后选择时钟脉冲信号clock(可以直接设置周期)。EN和nCR都选择“高水平”(Forcing High)。图8输入信号分配D.AssignmentsSettings设置simulater Settingsmode模式模式选择功能E.processing-选择generate functional simulation netlist创建菜单图9菜单生成图表F.单击波形仿真的快捷键以执行波形仿真。G.分别给EN和nCR不同的水平信号，观察分析波形的变化。图10 EN=1 nCR=1图11 EN=0 nCR=1图12 EN=1 nCR=0图13 EN=0 nCR=0图14 EN脉冲nCR=12.2工作原理和系统方框图使用数字电子技术、EDA设计方法、FPGA等技术设计、模拟和实现包含基本配置框图的基于FPGA的数字电子时钟的基本功能，如图1所示。振荡器使用ALTERA的DE2-70实验板的50MHz输出，分频器使用50MHz方波，1Hz的标准秒脉冲、小时、分钟、秒计时模块分别用24进制计数器、6进制计数器、6进制秒计数器完成，学校时间模块用小时和分钟校准。电子时钟扩展功能是倒计时流灯。数字电子表的电路配置框图如下图：所示图15系统方块图1.数字时钟电路系统由主电路和扩展电路两部分组成。散装电路散装电路2.数字电子时钟电路中，时间、分钟、秒定时、秒计数器超过60时，将分钟计数器四舍五入；分钟计数器超过60时，将时间计数器四舍五入；时间计数器根据“24进制”规则计算。3.以数字格式显示时间、分钟和秒，计数器输出通过解码器发送到显示器。4.具有分割、时间修正功能，修正输入脉冲频率为1Hz功能重置，小时、分钟、秒计时0。扩展功能包括：每59分51、52、53、54、55和57秒打开一个LED绿灯，59分59秒打开一个LED红灯，倒计时流灯亮。三.软件程序3.1流程图3.1.1 24进制时间使用24进制计时、CP EN和nCR为高级别时的计数范围0，23，以在能量信号EN等于0时保持计时器。如果高值大于2或高值等于2，低值大于3，计时器将为零，否则将继续计时。有关流程图，请参阅下图。图16 24进制过程流程图3.1.2十进制流程图当Cp EN和nCR处于较高级别时，计数范围为0，9，从而在能量信号EN等于0时保持计时器。如果计时达到9，计时器将为零，否则计时将继续。有关流程图，请参阅下图。图17十进制流程图3.1.3六进制当Cp EN和nCR处于较高级别时，计数范围为0，5，从而在能量信号EN等于0时保持计时器。如果计时为5，计时器将为零，否则计时将继续。有关流程图，请参阅下图。图18六进制流程图3.1.4 60进制分钟，秒使用60进制计