实验四、-移位寄存器和计数器的设计--电子版实验报告_第1页
实验四、-移位寄存器和计数器的设计--电子版实验报告_第2页
实验四、-移位寄存器和计数器的设计--电子版实验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验四：移位寄存器和计数器的设计实 验 室： 实验台号： 日 期： 专业班级： 姓 名： 学 号： 一、 实验目的1. 了解移位寄存器的工作过程。2. 掌握任意进制计数器的设计方法。二、 实验内容（一）用D触发器设计左移移位寄存器（二）利用74LS161和74LS00设计实现任意进制的计数器设计要求： 以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）。三、 实验原理图1. 由D触发器设计4位左移移位寄存器。（输入二进制：） 2. 测试74LS161的功能输入端输出Qn时钟清零置数PTX0XXX清零10XX置数1111计数X110X不计数X11X0不计数3.熟悉用74LS161设计十进制计数器的方法。 利用置位端实现十进制计数器。 利用复位端实现十进制计数器。四、 实验结果及数据处理1. 左移寄存器实验数据记录表 要求：输入二进制：移位脉冲的次数移位寄存器状态Q4 Q3Q2Q10000010001200113011141111511106110071000800002. 画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并简述设计思路。 答：在Q0和Q2之间接入一个与非门，使Q3Q2Q1Q0=0101时，计数器复位到0000。1五、思考题1. 74LS161是同步还是异步，加法还是减法计数器?答：同步加法计数器。2. 设计十进制计数器时将如何去掉后6个计数状态的?答：在电路中加入一个与非门，当计数到第一个无效状态时，用这个与非门来检测这一状态，令其输出作为复位信号RD，强制所有的触发器置0。即当Q3Q2Q1Q0=1010时，这个与非门的输入Q3Q1全为1，则输入为0。用此低电平作为RD，使计
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论