第六章-计数器2、任意进制计数器的构成1...ppt

数字电子技术基础,阎石主编（第五版）,信息科学与工程学院基础部,1,一同步二进制计数器（P278）,1同步二进制加法计数器,6.3.2计数器,示例芯片,*中规模集成的4位同步二进制计数器74161(74LS161):,2、4位同步二进制减法计数器（P284）,3、4位同步二进制可逆计数器,示例芯片,a.单时钟方式74LS191,b.双时钟方式74LS193,2,二、同步十进制计数器（P287）,1、同步十进制加法计数器,示例芯片,*中规模集成的4位同步二进制计数器74160(74LS160):,2、同步十进制减法计数器（P292）,3、十进制可逆计数器74LS190：,3,*中规模集成的4位同步二进制计数器74161(74LS161):,其逻辑图形符号及功能表如图所示。,6.3.2计数器,注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零,4,*中规模集成同步十进制计数器74160(74LS160):,74160(74LS160)逻辑符号和功能表如图所示。,注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。,6.3.2计数器,5,三、异步计数器,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。,6,三、异步计数器,1.异步二进制计数器,6.3.2计数器,原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转,构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q端。在末位+1时，从低位到高位逐位进位方式工作。,.异步二进制加法计数器,7,右图是由JK触发器构成的异步3位二进制加法计数器。波形如图所示,6.3.2计数器,8,异步二进制减法计数器,6.3.2计数器,构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q端。在末位-1时，从低位到高位逐位借位方式工作。,原则：每1位从“0”变“1”时，向高位发出借位，使高位翻转,9,右图是由JK触发器构成的异步3位二进制减法计数器。波形如图所示,6.3.2计数器,10,2.异步十进制（加法）计数器,6.3.2计数器,原理：在4位二进制异步加法计数器上修改而成，要跳过10101111这六个状态,11,由JK触发器构成的异步十进制计数器,其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。,6.3.2计数器,12,*二五十进制异步计数器74LS290:,其逻辑图如图所示,6.3.2计数器,示例芯片（P298）,13,CLK0为计数输入端，Q0为输出：二进制计数器；CLK1为输入端，Q1、Q2、Q3为输出：五进制计数器；CLK0为计数输入端，CLK1与Q0相连，Q0、Q1、Q2、Q3为输出：十进制计数器。R01、R02：异步置0(0000)输入端S91、S92：异步置9(1001)输入端,14,其逻辑符号及功能表如图所示,6.3.2计数器,15,常用TTL计数器,16,四、任意进制计数器的构成方法,若已有N进制计数器（如74LS161)，现在要实现M进制计数器,6.3.2计数器,N进制,M进制,任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。,17,1.MN的情况,36,（2）当M为素数时，不能分解为M1和M2，采用整体清0/整体置数方式。,首先将两片N进制计数器按串行进位方式或并行进位方式联成NNM进制计数器，再按照MN的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。,37,【例】用74160实现100进制计数器。,(1)并行进位，M=100=10*10。,C,38,【例】用74160实现100进制计数器。,(2)串行进位，M=100=10*10。,为什么进位端要加一个反相器？不加会有什么结果？,39,C,为什么进位端要加一个反相器？不加会有什么结果？,40,【例】用74160实现24进制计数器。,整体置零法,M=24，在SM=S24=00100100处反馈清零。,1,1,41,CLK,CO,1,2,3,4,5,6,18,19,20,21,22,23,24,42,【例】用74160实现24进制计数器。,整体置数法,1,1,i=0,M=24，在Si+M-1=S23=00100011处反馈置零。,43,【例】用74160实现24进制计数器。,整体置数法,1,1,i=2,M=24，在Si+M-1=S25=00100101处反馈置零。,1,44,【例】用74160实现63进制计数器。,整体置零法,M=63，在SM=S63=01100011处反馈清零。,1,1,45,【例】用74160实现63进制计数器。,整体置数法,1,1,i=0,M=63，在Si+M-1=S62=01100010处反馈置零。,46,【例】用74160实现63进制计数器。,整体置数法,1,1,i=6,M=63，在Si+M-1=S68=01101000处反馈置零。,1,47,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：用整体法先将两片74LS161构成256进制（1616进制），该256进制计数器实际为二进制计数器(28),6.3.2计数器,注意！,故若由74LS161构成53进制计数器，先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。,48,转换过程：,(53)D=()B,例：,110101,商为0,49,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码,6.3.2计数器,（53)D（110101)B,（00110101)B,（1）整体置零法实现53进制。（M=53）,50,利用整体置零法由74LS161构成53进制加法计数器如图所示。,实现从00000000到00110100的53进制计数器,十进制数53对应的二进制数为00110101,1010,1100,51,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码,6.3.2计数器,（53)D（110101)B,（00110101)B,（2）整体置数法实现53进制。(M=53),52,利用整体置数法由74LS161构成53进制加法计数器如图所示。,实现从00000000到00110100的53进制计数器,十进制数53对应的二进制数为00110101,0010,1100,53,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码