第三章 组合逻辑电路

第三章组合逻辑电路 3 1概述3 2组合逻辑电路的分析方法和设计方法3 3若干常用的组合逻辑电路3 4组合逻辑电路中的竞争 冒险现象 返回 3 1概述 图3 1 1组合逻辑电路举例图3 1 2组合逻辑电路的框图 返回 图3 1 1组合逻辑电路举例 返回 图3 1 2组合逻辑电路的框图 返回 3 2组合逻辑电路的分析方法和设计方法 图3 2 1例3 2 1的电路图3 2 2组合逻辑电路的设计过程图3 2 3交通信号灯的正常工作状态与故障状态图3 2 4例3 2 2的逻辑图之一图3 2 5例3 2 2的逻辑图之二图3 2 6例3 2 2的卡诺图图3 2 7例3 2 2的逻辑图之三 返回 图3 2 1例3 2 1的电路 返回 图3 2 2组合逻辑电路的设计过程 返回 返回 图3 2 3交通信号灯的正常工作状态与故障状态 返回 图3 2 4例3 2 2的逻辑图之一 返回 图3 2 5例3 2 2的逻辑图之二 返回 图3 2 6例3 2 2的卡诺图 返回 图3 2 7例3 2 2的逻辑图之三 返回 3 3若干常用的组合逻辑电路 一 图3 3 13位二进制 8线 3线 编码器的框图图3 3 23位二进制编码器图3 3 38线 3线优先编码器74LS148的逻辑图图3 3 4用两片74LS148接成的16线 4线优先编码器图3 3 5二 十进制优先编码器74LS147的逻辑图图3 3 63位二进制 3线 8线 译码器的框图图3 3 7用二极管与门阵列组成的3线 8线译码器图3 3 8用与非门组成的3线 8线译码器74LS138图3 3 9用两片74LS138接成的4线 16线译码器图3 3 10二 十进制译码器74LS42图3 3 11半导体数码管BS201A a 外形图 b 等效电路 返回 下页 3 3若干常用的组合逻辑电路 二 图3 3 12液晶显示器的结构及符号 a 未加电场时 b 加电场以后 c 符号图3 3 13用异或门驱动液晶显示器 a 电路 b 电压波形图3 3 14BCD 七段显示译码器的卡诺图图3 3 15BCD 七段显示译码器7448的逻辑图图3 3 167448的输入 输出电路 a 端 b 输入端 c 输出端图3 3 17用7448驱动BS201的连接方法图3 3 18有灭零控制的8位数码显示系统图3 3 19例3 3 3的电路图3 3 20双4选1数据选择器74LS153图3 3 21采用CMOS传输门结构的数据选择器CC14539图3 3 22用两个4选1数据选择器接成的8选1数据选择器 返回 下页 上页 3 3若干常用的组合逻辑电路 三 图3 3 23例3 3 5的电路图3 3 24例3 3 6的电路图3 3 25半加器 a 逻辑图 b 符号图3 3 26全加器的卡诺图图3 3 27双全加器74LS183 a 1 2逻辑图 b 图形符号图3 3 284位串行进位加法器图3 3 294位超前进位加法器74LS283的逻辑图图3 3 30例3 3 7的代码转换电路图3 3 311位数值比较器图3 3 324位数值比较器CC14585的逻辑图图3 3 33将两片CC14585接成8位数值比较器 返回 上页 图3 3 13位二进制 8线 3线 编码器的框图 返回 图3 3 23位二进制编码器 返回 图3 3 38线 3线优先编码器74LS148的逻辑图 返回 图3 3 4用两片74LS148接成的16线 4线优先编码器 返回 图3 3 5二 十进制优先编码器74LS147的逻辑图 返回 图3 3 63位二进制 3线 8线 译码器的框图 返回 图3 3 7用二极管与门阵列组成的3线 8线译码器 返回 图3 3 8用与非门组成的3线 8线译码器74LS138 返回 图3 3 9用两片74LS138接成的4线 16线译码器 返回 图3 3 10二 十进制译码器74LS42 返回 图3 3 11半导体数码管BS201A a 外形图 b 等效电路 返回 图3 3 12液晶显示器的结构及符号 a 未加电场时 b 加电场以后 c 符号 返回 图3 3 13用异或门驱动液晶显示器 a 电路 b 电压波形 返回 图3 3 14BCD 七段显示译码器的卡诺图 返回 图3 3 15BCD 七段显示译码器7448的逻辑图 返回 图3 3 167448的输入 输出电路 a 端 b 输入端 c 输出端 返回 图3 3 17用7448驱动BS201的连接方法 返回 图3 3 18有灭零控制的8位数码显示系统 返回 图3 3 19例3 3 3的电路 返回 图3 3 20双4选1数据选择器74LS153 返回 图3 3 21采用CMOS传输门结构的数据选择器CC14539 返回 图3 3 22用两个4选1数据选择器接成的8选1数据选择器 返回 图3 3 23例3 3 5的电路 返回 图3 3 24例3 3 6的电路 返回 图3 3 25半加器 a 逻辑图 b 符号 返回 图3 3 26全加器的卡诺图 返回 图3 3 27双全加器74LS183 a 1 2逻辑图 b 图形符号 返回 图3 3 284位串行进位加法器 返回 图3 3 294位超前进位加法器74LS283的逻辑图 返回 图3 3 30例3 3 7的代码转换电路 返回 图3 3 311位数值比较器 返回 图3 3 324位数值比较器CC14585的逻辑图 返回 图3 3 33将两片CC14585接成8位数值比较器 返回 3 4组合逻辑电路中的竞争 冒险现象 图3 4 1由于竞争而产生的尖峰脉冲图3 4 22线 4线译码器中的竞争 冒险现象 a 电路图 b 电压波形图图3 4 3同一输入变量经不同途径到达输出门的情况 m n均为正整数 图3 4 4例3 4 1的电路图3 4 5消除竞争 冒险现象的几种方法 a 电路接法 b 电压波形图3 4 6用增加冗余项消除竞争 冒险 返回 图3 4 1由于竞争而产生的尖峰脉冲 返回 图3 4 22线 4线译码器中的竞争 冒险现象 a 电