抢答器的电路制作与调试.doc

数字电路制作与调试项目二抢答器的电路制作与调试学习目标会描述常用中规模集成电路的逻辑功能。能正确使用优先编码器，会描述优先编码器的工作原理和逻辑功能。能正确使用显示译码器，会描述显示译码器的工作原理和逻辑功能。能正确使用锁存器，会叙述锁存器的工作原理。会用中规模集成电路完成抢答器电路功能的制作与调试。工作任务1正确连接译码显示电路。2测试编码器的功能。3测试D触发器逻辑功能。4四人抢答器的制作与调试。工厂、学校和电视台等单位常举办各种智力比赛，抢答器是必要设备。抢答器是一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者。本项目主要学习几种七段数码显示器、译码器、编码器、D触发器等常用集成组合逻辑器件的工作原理、逻辑功能测试方法及其应用。模块一译码显示电路的功能测试学习目标能看懂显示译码器的逻辑功能真值表，能正确使用七段BCD码锁存、译码、驱动等电路。会使用LED七段数码显示器。会用CC4511型译码器和FR-205（C）半导体数码管连接成译码显示电路。工作任务1绘制CC4511和FR-205（C）所组成的译码显示电路的电原理图。2将CC4511的各输出端和FR-205（C）的各输入端相连，给CC4511加上5电源。3正确测试CC4511的逻辑功能。任务一七段数码显示器读一读二进制代码在数字电路中，往往用1和0组成二进制数码表示数值的大小或一些特定的信息，这种具有特定意义的二进制数码称为二进制代码。要用二进制代码来表示十进制的09十个数，至少要用4位二进制数。4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的09十个数。选哪10种组合，有多种方案，这就形成了不同的BCD码。具有一定规律的常用的BCD码见表2-1-1。表2-1-1常见BCD码十进制数8421码2421码5421码余三码00000000000000011100010001000101002001000100010010130011001100110110401000100010001115010110111000100060110110010011001701111101101010108100011101011101191001111111001100权842124215421无权从表2-1-1中可以看出，8421BCD码是选取00001001这十种状态来表示十进制09的。8421BCD码实际上就是用按自然顺序的二进制数来表示所对应的十进制数字。因此，8421BCD码最自然和简单，很容易记忆和识别，与十进制之间的转换也比较方便。8421BCD码和一个四位二进制数一样，从高位到低位的权依次为8、4、2、1，故称为8421BCD码。BCD码用4位二进制码表示的只是十进制数的一位。如果是多位十进制数，应先将每一位用BCD码表示，然后组合起来。例如：十进制数1981用8421BCD码表示为：（1981）10=（0001100110000001）8421BCD做一做用七根火柴棒摆放出类似于计算器中显示的0到9十个数字。如图2-1-1所示。图2-1-1火柴棒摆放数字图形读一读与火柴棒摆放的数字图形相似，七段数码显示器（又称七段数码管或七段字符显示器）就是由七段能够独立发光直线段排列成日字形来显示数字的。常见的七段半导体数码管(又称LED数码管)是由七段发光二极管按图2-1-1所示的结构拼合而成。图2-1-2是半导体数码管的外形图和等效电路。半导体数码管有共阳极型和共阴极两种类型。图2-1-2(b)中，共阳极型中各发光二极管阳极连接在一起，接高电平，ag和DP各引脚中任一脚为低电平时相应的发光段发光；共阴极型号中各发光二极管的阴极连接在一起，接低电平，ag和DP各引脚中任一脚为高电平时相应的发光段发光（DP为小数点）。一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的点亮电流在510mA。 (a)外观图(b)等效电路图2-1-2半导体数码管表2-1-2列出了ag发光段的十种发光组合情况，他们分别和十进制的十个数字相对应。表中H表示发光的线段，L表示不发光的线段。表2-1-2七段显示组合与数字对照表发光段数字abcdefg0HHHHHHL1LHHLLLL2HHLHHLH3HHHHLLH4LHHLLHH5HLHHLHH6HLHHHHH7HHHLLLL8HHHHHHH9HHHHLHH半导体数码管的优点是工作电压较低（1.53V）、体积小、寿命长、工作可靠性高、响应速度快、亮度高，字形清晰。半导体数码管适合于与集成电路直接配用，在微型计算机、数字化仪表和数字钟等电路中应用十分广泛。半导体数码管的主要缺点是工作电流大，每个字段的工作电流约为10mA左右。想一想七段数码显示器由个发光直线段组成。当七段数码显示器显示数字4时所对应的发光段是；当七段数码显示器显示数字6时所对应的发光段是。做一做识别图2-1-3和图2-1-4所示BS201（或BS202）、BS211（或BS222）两种型号的半导体数码管：(1) 观察形状，记录型号。(2) 画出8段LED数码管外形图，分析并记录各发光段与各引脚之间的对应关系。(3) 找出LED数码管公共引脚端的位置。(4) 分析显示0到9十个数字的方法。(5) 判断哪一个是共阳极型LED数码管？哪一个共阴极型LED数码管？图2-1-3BS201型LED数码管图2-1-4BS211型LED数码管任务二分段译码显示电路读一读日常生活中我们使用的是十进制数，而在数字电路中所使用的都是二进制数，因此就必须用二进制数码来表示十进制数，这种方法称为二十进制编码，简称BCD码。七段数码显示器是用ag这七个发光线段组合来构成十个十进制数的。为此，就需要使用显示译码器将BCD代码(二十进制编码)译成数码管所需要的七段代码(abcdefg)，以便使数码管用十进制数字显示出BCD代码所表示的数值。显示译码器，是将BCD码译成驱动七段数码管所需代码的译码器。显示译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等多种类型。我们主要学习CC4511，CC4511是输出高电平有效的CMOS显示译码器，其输入为8421BCD码，图2-1-5和表2-1-2分别为4511的外引线排列图及其逻辑功能表。图2-1-5CC4511外引线排列图CC4511引脚功能说明：A、B、C、DBCD码输入端。a、b、c、d、e、f、g译码输出端，输出“1”有效，用来驱动共阴极LED数码管。测试输入端，“0”时，译码输出全为“1”。消隐输入端，“0”时，译码输出全为“0”。LE锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值；当LE0时为正常译码。表2-1-3为CC4511的逻辑功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。表2-1-3CC4511逻辑功能表输入输出LEDCBAabcdefg显示字形01111111010000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111锁存锁存说明：分段显示译码器与译码器有着本质的区别。严格地讲，把这种电路叫代码变换器更加确切些。但习惯上都把它叫做显示译码器。做一做CC4511常用于驱动共阴极LED数码管，工作时一定要加限流电阻。由CC4511组成的基本数字显示电路如图2-1-6所示。图中BS205为共阴极LED数码管，电阻R用于限制CC4511的输出电流大小，它决定LED的工作电流大小，从而调节LED的发光亮度，R值由下式决定：式中UOH为CC4511输出高电平（VDD），UD为LED的正向工作电压（1.52.5V）,ID为LED的笔画电流（约510mA）。试计算出图2-1-6中R的大小。图2-1-6由CC4511组成的基本数字显示电路读一读显示译码器与数码管的连接方法1显示译码器与数码管的选用输出低电平有效的显示译码器应与共阳极数字显示器配合使用。输出高电平有效的显示译码器应与共阴极数字显示器配合使用。2显示译码器与数码管的连接下面举例说明：SN7446A和74LS48为显示译码器。SN7446A输出低电平有效，74LS48输出高电平有效。其他逻辑功能与CC4511相似。SN7446的典型使用电路如图2-1-7所示，电阻RP为限流电阻，RP的具体阻值视数码管的电流大小而定。图2-1-7共阳数码管与译码74LS48译码器的典型使用电路如图2-1-8所示。共阴数码管的译码电路74LS48内部有限流电阻，故后接数码管时不需外接限流电阻。由于74LS48拉电流能力小（2mA），而数码管的点亮电流在510mA，所以一般都要外接电阻推动数码管。图2-1-874LS48译码器的典型使用电路做一做译码显示电路的测试。1图2-1-9所示为译码显示电路的测试示意图，则根据图2-1-9画出图2-1-10所示的接线图，并搭建实验电路。拨动接线控制端和数据输入端的所接电平开关，在LE0，1，1时，输入数据DCBA为00001001时，观察数码管所显示的字型。当输入数据超出范围，如DCBA为1101或1111等时，观察数码管会有什么现象？2在三个控制端（LE、）中，一次只让一个控制端的输入有效，分别测试三个控制端（LE、）的作用。参照表2-1-3，根据实验结果，判断三个控制端（LE、）电平分别为多少时才能正确体现译码器的锁定功能。图2-1-9译码显示电路的测试示意图图2-1-10译码显示电路的测试接线图拓展性知识液晶显示器液晶显示器简称（LCD）是一种平板薄型显示器，液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响，利用这一特点便可作成字符显示器。在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，如图2-1-11所示。这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。在电极上加上电压以后，液晶分子因电离而产生正离子，这些正离子在电场作用下运动并撞碰其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态。这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。这种现象称为动态散射效应。外加电场消失以后，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字形，那么只要选择不同的电极组合并加以正电压，便能显示出各种字符来。 (a) 未加电场时(b) 加电场以后(c) 符号图2-1-11液晶显示器的结构及符号液晶显示器的最大优点是功耗极小，每平方厘米的功耗在1W以下。它的工作电压也很低，在1V以下仍能工作。因此，液晶显示器在电子表以及各种小型、便携式仪器、仪表中得到了广泛的应用。但是，由于它本身不会发光，仅仅靠反射外界光线显示字形，所以亮度很差。此外，它的响应速度较低（在10200ms范围），这就限制了它在快速系统中的应用。想一想1把下列十进制数用8421BCD码表示。(1) （2006）10(2) （8421）102把下列8421BCD码转换成十进制数。(1) （1000100100110001）8421BCD(2) （0111100001010010）8421BCD模块二 优先编码器电路功能测试学习目标能描述优先编码器的编码特点。会使用10-4线、8-3线编码器。工作任务1对照功能真值表测试CC4532型8/3线优先编码器的逻辑功能。2对照功能真值表测试CC40147型10/4线优先编码器的逻辑功能。3用CC40147与译码显示电路相连，观察数码管的显示状态。任务一优先编码器读一读一个7层高的大楼，其每层有一个火警报警传感器，如有火警希望在控制中心的数码显示屏上能显示出火警的楼层数，假设不会在两层上同时出现火警。这是一个实际使用编码器的例子，我们在前面已经学过了译码显示驱动器电路，其输入是8421BCD码，而现在其每层有一个传感器，也就相当于其输入有7个，这里无法直接与译码显示电路相连，须在这两者之间加上一个转换电路（编码器），将其7种状态转换为4位(或更少位)的二进制输出。由于7个传感器，并且同一时刻仅一个传感器有效，故输入共7种状态，我们可以用3位二进制数据来描述其状态，假设输入用I1、I2、I3、I4、I5、I6、I7、输出为O0、O1、O2。我们可以将其状态用真值表2-2-1表示。表2-2-1真值表I7I6I5I4I3I2I1O2O1O00000001001000001001000001000110001000100001000010101000001101000000111根据上面的分析我们可以画出下图2-2-1所示的7层大楼火警显示工作框图。图2-2-17层大楼火警显示工作框图图2-2-1所示框图中的电路实现的就是编码器的逻辑功能。前提条件是每一时刻仅一个输入有效，如果同时有两个或两以上输入有效，仅对优先级高的输入进行编码，例如当I6I5同时有效时，编码器输入仅对I6进行编码，而I5被忽略掉。优先编码器是有广泛用途的一种组合电路，用于计算机的优先中断系统、键盘编码系统中。编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有8/3线优先编码器和10/4线优先编码器等器件。编码器的输入信号是互相排斥的。在优先编码器中允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码（优先权的顺序完全是根据实际需要来确定的），不理睬级别低的信号，或者说级别低的信号不起作用，这样的电路叫做优先编码器。如图2-2-2所示是3位二进制优先编码器的示意图。I0I7是要进行优先编码的8个信号，Y0Y2是用来进行优先编码的3位二进制代码。表2-2-2为3位二进制优先编码器的功能真值表。图2-2-23位二进制优先编码器示意图表2-2-23位二进制优先编码器功能真值表I7I6I5I4I3I2I1I0Y2Y1Y00000000100000000010001000001000100000100001100010000100001000001010100000011010000000111看一看认识8线-3线优先编码器CC4532，图2-2-3为CC4532的外引线排列图。表2-2-3为其功能表。图2-2-38/3线优先编码器CC4532的外引线排列图I0I7：数据输入端；ST：选通控制端；VDD：电源VSS：地Y0Y2：编码输出端YGS：组选通输出端YS：选通输出端表2-2-3优先编码器CC4532的功能表输入输出STI7I6I5I4I3I2I1I0YGSYSY2Y1Y0LLLLLLHLLLLLLLLLHLLLHHHLHHHHLHHLHHLHLLHHLHLHHLLLHHLHLLHLLLLHHLLHHHLLLLLHHLLHLHLLLLLLHHLLLHHLLLLLLLHHLLLLCC4532可将最高优先输入I7I0编码为3位二进制码，8个输入端I7I0具有指定优先权，I7为最高优先权，I0为最低，当片选输入ST为低电平时，优先编码器无效。当ST为高电平，最高优先输入的二进制编码呈现于输出端Y2Y0，且组选端YGS为高电平，表明优先输入存在，当无优先输入时，允许输出YS为高电平，如果任何一个输入为高电平，则YS为低电平且所有级联低阶级无效。想一想当I6和I5同时有效，其它输入无效时，输出编码为。任务二编码器电路测试读一读十线-四线编码器也叫做BCD编码器。中规模集成8421 BCD码优先编码器主要有CC40147、LS147等。现以图2-2-4所示的CC40147电路为例，说明BCD编码器的工作原理，表2-2-4为CC40147的功能表。表2-2-4与表2-2-2很相似，只是编码输入变为10个，编码输出变为4位，没有功能扩展输出。图2-2-48421BCD码优先编码器CC40147的外引线排列图表2-2-4优先编码器CC40147的功能表输入输出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0HLLLLLLLLLLLLLHLLLLLLLLLLLHHLLLLLLLLLHLHLLLLLLLLHHHLLLLLLHLLHLLLLLHLHHLLLLHHLHLLLHHHHLHLLLHHLLHLLLLLLLLLLHHHH做一做图2-2-5BCD码编码器和七段译码显示电路的框图图2-2-5BCD码编码器和七段译码显示电路的接线图1如图2-2-5所示是BCD码编码器和七段译码显示电路的框图。1用8421BCD编码器（CC40147）和七段译码器（CC4511）及LED数码管（BS205）组成一个1位十进制09数码显示电路。根据图2-2-5画出图2-2-6所示的接线图。3在D0D9端逐个输入高电平（+5V）信号，观察数码管数字显示的变化情况，记录测试结果，并填入下列表2-2-5中。4在D0D9中任选几个输入端，同时加5V电压，观察数码管的显示情况，并做好记录，了解D0D9的优先权级别高低的顺序。表2-2-5数码管显示字型记录输入数码管显示字型D9D8D7D6D5D4D3D2D1D0LLLLLLLLLHLLLLLLLLHLLLLLLLHLLLLLLHLLLLLHLLLLHLLLHLLHLHH拓展性知识译码器的作用是将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。如果N2n ，称为部分译码器，如二一十进制译码器（也称作4线10线译码器）等。74138是一种典型的二进制译码器，图2-2-7为其逻辑图，表2-2-6为其功能表。它有3个输入端A2、A1、A0，8个输出端Y0Y7，所以常称为3线8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。图2-2-73-8译码器的逻辑符号表2-2-63线8线译码器74138功能表输 入输 出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71111111111111111110111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110图2-2-8用74138实现4-16线译码在真值表2-2-6中，从表2-2-6可以看出当G1=1、G2=0时该译码器处于工作状态，否则输出被禁止，输出高电平。这三个控制端又称为片选端，利用它们可以将多片连接起来扩展译码器的功能。用两个3-8译码器可组成4-16线译码器，见图2-2-8，将C、B、A信号连接到U1和U2的C、B、A端，将U1的控制和U2的G1端连接到D，当D=0时，选中U1，否则选中U2，将U1的和U2的端连接到使能信号EN，当EN=0时，译码器正常工作，当EN=1时，译码器被禁止。想一想1、假设优先编码器有N个输入信号和n个输出信号，则N = 。2、如图2-2-9所示，三个输入信号中，A的优先级最高，B次之，C最低，它们通过编码器分别由FA、FB、FC输出。要求同一时间只有一个信号输出，若两个以上信号同时输入时，优先级高的被输出。试根据要求完成真值表2-2-7。图2-2-9表2-2-7ABCFAFBFC101001模块三触发器逻辑功能测试学习目标会描述基本RS、JK、D和T触发器的逻辑功能，能叙述时序电路的工作特点。掌握集成触发器的逻辑功能及使用方法熟悉各种功能不同的触发器之间相互转换的方法。工作任务1按功能真值表测试CC4042的逻辑功能。2会使用寄存器和锁存器。任务一触发器及其应用读一读1触发器的基本概念触发器是由门电路构成的时序逻辑单元，它有一个或多个输入端，两个互补输出端，分别用Q和表示。其中Q的状态代表了触发器的状态，当Q=0时，表示触发器处于0状态；当Q=1时，表示触发器处于1状态。在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。2触发器的特点与门电路相比，具有两个稳定的状态0和1，在触发信号作用下，两个状态之间可以相互转换，若没有触发信号作用，触发器将保持原有的状态不变，所以说触发器具有“记忆”功能，这是门电路所没有的。3触发器的分类触发器按功能分有基本RS触发器、D触发器、JK触发器、T触发器，触发器按触发方式分有基本触发器、电平触发器、主从触发器、边沿触发器。电平触发器是指触发器的状态变化不仅由触发信号控制，同时受时钟信号控制。在时钟信号高电平或低电平期间，触发器的状态才由触发信号控制。主从触发器是指触发器在时钟信号高电平期间接收控制信号，下降沿时刻状态发生变化。边沿触发器是指触发器只在时钟信号上升沿或下降沿时刻接收控制信号并同时状态发生变化。边沿触发器的抗干扰性能最好。4触发器复位端和置位端的功能及使用方法一般触发器和计数器都有复位端和置位端，分别用RD和SD（或和）表示。若复位和置位信号为低电平有效，当需要直接复位（置0）时，就在端加低电平；当需要直接置位（置1）时，就在端加低电平。若复位和置位信号为高电平有效，当需要直接复位或置位时，只要在相应复位端RD或置位端SD加高电平信号即可。复位和置位方式又分为同步方式和异步方式。所谓同步方式，是指复位或置位信号必须与时钟信号配合才能实现相应功能。所谓异步方式，是指只要有复位或置位信号，无须时钟信号配合，就能实现相应功能。正常工作时，应使复位端和置位端处于无效状态。一、基本RS触发器1电路组成基本触发器是指触发器的状态直接由触发信号控制。将两个集成与非门的输出端和输入端交叉反馈相接，就组成了基本RS触发器，如图2-3-1(a)所示。两个与非门G1、G2；两个输入端；两个输出端Q、，逻辑状态是互补的。图2-3-1基本RS触发器2工作原理Q端的状态为触发器的状态。工作状态：，时触发器处于“0”态(稳定状态)；时触发器处于“1”态(稳定状态)。3逻辑符号基本RS触发器的逻辑符号如图2-3-1 (b) 。4真值表表2-3-1为基本RS触发器真值表.。表2-3-1基本RS触发器真值表Q01010111不变00不定置0端、置1端，均由负脉冲触发，符号RD、SD上加了非号，表示低电平有效。触发器的翻转：触发器状态在外加信号作用下状态转换的过程。触发脉冲：能使触发器发生翻转的外加信号。5逻辑功能基本RS触发器的逻辑功能如下：当，时，则；当，时，则；当，时， 则Q不变(不变)；当，时，则Q不定(不定)；这是不允许的。二、主从RS触发器1电路组成主从RS触发器由主触发器和从触发器组成，如图2-3-2 (a)所示。 (a)逻辑图 (b)逻辑符号图2-3-2主从RS触发器2逻辑符号主从RS触发器的逻辑符号如图2-3-2 (b)所示。3真值表根据图2-3-2经分析可得主从RS触发器的直值表表2-3-2。表2-3-2主从RS触发器的直值表SRQn+100Qn01010111不定(禁止)4主从RS触发器的逻辑功能：主从RS触发器具有“置0”、“置1”、“保持”三个逻辑功能。三、主从JK触发器1电路结构主从JK触发器的电路结构如图2-3-3 (a)所示。2逻辑符号主从JK触发器的逻辑符号如图2-3-3 (b)所示。说明：该触发器是CP下降沿(负脉冲)触发有效(有小圆圈)。图2-3-3JK触发器3真值表根据图2-3-3经分析可得主从JK触发器的真值表2-3-3。表2-3-2JK触发器真值表JK00110101014逻辑功能JK触发器具有置0、置1、保持和翻转四个逻辑功能。四、D触发器1电路结构D触发器可由JK触发器转换而成，如图2-3-4 (a)所示，只要在JK触发器的K端接一个非门，再接到J端，引出一个控制端D，即可组成D触发器。图2-3-4 (b)为D触发器的逻辑符号。(a) 逻辑连接图(b) 逻辑符号图2-3-4用JK触发器转换成D触发器2真值表D触发器实际上是JK触发器中JK条件下的特殊电路。当D=0时Qn+1=0（相当于J=0，K=1时的情况），当D=1时Qn+1=1（相当于J=1，K=0时的情况）。由此得到D触发器的真值表2-3-3。表2-3-3D触发器真值表D00113逻辑功能根据真值表2-3-3可知，D触发器具有“置0”和“置1”的逻辑功能。五、T时钟触发器1电路结构与D触发器相似，T触发器也可由JK触发器转换而成，如图2-3-5 (a)所示，只要将JK触发器的J端和K端，直接连接在一起，引出一个控制端T，即可组成T触发器。图2-3-5 (b)为T触发器的逻辑符号。(a) 逻辑连接图(b) 逻辑符号图2-3-5用JK触发器转换成T触发器2真值表T触发器实际上是JK触发器中J=K条件下的特殊电路。当T=0时Qn+1=Qn（相当于J=K=0时的情况），当T=1时（相当于J=K=1时的情况）。由此得到T触发器的真值表2-3-4。表2-3-4T触发器真值表D0Qn13逻辑功能根据真值表2-3-4可知，T触发器具有“保持”和“翻转”的逻辑功能。因此T触发器又称为可控计数型触发器。做一做测试双D触发器CC4013的逻辑功能：1图2-3-6所示为CC4013逻辑功能测试原理图，CP为时钟输入信号，上升沿有效。图2-3-6中，使用按钮J4连接CP端，按下J4瞬间模拟上升沿信号（01即），松开J4瞬间模拟下降沿信号（10即）。发光二极管LED1 “亮”表示D触发器输出为“高电平”(即Qn+1=1)，发光二极管LED1“暗”表示D触发器输出为“低电平”(即Qn+1=0)。2根据图2-3-6画出图2-3-7所示的接线图。3测试和的复位、置位功能。(1) 合上J1观察发光二极管LED1的状态。打开J1，合上J2再次观察发光二极管LED1的状态。(2) 同时合上J1、J2，观察发光二极管LED1的状态。4测试D触发器的逻辑功能。(1) 先合上J3，再按下J4，观察发光二极管LED1的状态。(2) 先按下J4，再合上J3，观察发光二极管LED1的状态。松开J4，观察发光二极管LED1的状态。要求按表2-3-5要求进行测试，并将测试结果填入表2-3-5中。图2-3-6CC4013逻辑功能测试原理图图2-3-7CC4013逻辑功能测试接线图表2-3-5CC4013逻辑功能测试记录DCPQn+1Qn=0时Qn=1时001（）10（）101（）10（）想一想1输出状态和输入信号相同的触发器叫触发器。2逻辑电路如图2-3-8所示。这是一个上升沿触发的D触发器，其端与D端连接在一起。已知CP波形，试画出输出Q端的信号波形。设Q的初状态为0。(a)(b)图2-3-8D触发器及其波形3若要将四位寄存器清零，D触发器RD端接应（有效、无效）。任务二数码寄存器读一读数码寄存器是存储二进制数码的时序电路组件，它具有接收和寄存二进制数码的逻辑功能。在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制数码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。图2-3-9(a)为74LSl75外引线排列图，图2-3-9(b)所示是由D触发器组成的4位集成寄存器74LSl75的逻辑电路图。其中，是异步清零控制端。D0D3是并行数据输入端，CP为时钟脉冲端，Q0Q3是并行数据输出端，是Q0Q3的反码数据输出端。图2-3-9(b)所示电路的数码接收过程为：将需要存储的四位二进制数码送到数据输入端D0D3，在CP端送一个时钟脉冲，脉冲上升沿作用后，四位数码并行地出现在四个触发器Q端。表2-3-6为74LS175的功能表。(a) 外引线排列图(b) 逻辑图图2-3-94位集成寄存器74LSl75表2-3-674LS175的功能表清零时钟输入输出工作模式CP1D2D3D4D1Q2Q3Q4Q00000异步清零11D2D3D4D1D2D3D4D数码寄存11保持数据保持10保持数据保持P2-M3.3锁存器读一读一位D触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个D触发器的时钟输入端口CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。图2-3-10为4D锁存器CC4042的外引线排列图，表2-3-7为其功能表。图2-3-10CC4042是四D锁存器外引线排列图CP为时钟输入端；M为时钟方式控制端。表2-3-7CC4042功能表CPMDQLLDDL锁存HHDDH锁存寄存器与锁存器的区别：从寄存数据的角度来看，寄存器和锁存器的功能是相同的；它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。可见，寄存器和锁存器具有不同的应用场合，主要取决于控制方式以及控制信号和数据之间的时间关系。若数据有效一定滞后于控制信号有效，则只能使用锁存器；数据提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据。拓展性知识移位寄存器是计算机和各种数字系统中的重要部件，应用十分广泛。例如在串行运算器中，需要用移位寄存器把2进制数1位1位地依次送入全加器中进行运算，运算结果又需1位1位地依次存入移位寄存器中。在有些数字系统中，还经常需要进行串行数据和并行数据之间的相互转换、传送，这些都必须用移位寄存器。1单向移位寄存器(1) 4位右移寄存器。图2-3-11为4位右移寄存器逻辑电路图，设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。在4个移位脉冲作用后，输入的4位串行数码1101全部存入了寄存器中。电路的时序图如图2-3-11所示，表2-3-8为其状态表。图2-3-10D触发器组成的4位右移寄存器图2-3-11图2-3-10 电路的时序图表2-3-8右移寄存器的状态表移位脉冲输入数码输出CPDIQ0Q1Q2Q300000111000211100300110411011移位寄存器中的数码可由Q3、Q2、Q1和Q0并行输出，也可从Q3串行输出。串行输出时，要继续输入4个移位脉冲，才能将寄存器中存放的4位数码1101依次输出。图2-3-11中第5到第8个CP脉冲及所对应的Q3、Q2、Q1、Q0波形，就是将4位数码1101串行输出的过程。所以，移位寄存器具有串行输入并行输出和串行输入串行输出两种工作方式。(2) 左移寄存器。图2-3-4为4位左移寄存器，其工作原理与右移存在器完全相同，不同之处是右移寄存器是从低位开始输入数据而左移寄存器是从高位开始输入数据。图2-3-12D触发器组成的4位左移寄存器2双向移位寄存器将图2-3-10所示的右移寄存器和图2-3-12所示的左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器，如图2-3-13所示。DSR为右移串行输入端，DSL为左移串行输入端。当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，在CP脉冲作用下，实现右移操作；当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，在C