计算机组成原理复习题.doc

1. 请说明指令周期、机器周期、时钟周期之间的关系。 2. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？3. 请说明程序查询方式与中断方式各自的特点。4. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。5. 什么是闪速存储器？它有那些特点？6. 集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。有三种方式：链式查询方式，计数器定时查询方式，独立请求方式。 计数器定时查询方式逻辑结构图如下： 图 B 6.67. 在寄存器寄存器型，寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。8. 用16k8位的SRAM芯片构成64K16位的存储器，要求画出该存储器的组成逻辑框图。存储器容量为64K16位，其地址线为16位（A15A0），数据线也是16位（D15D0）SRAM芯片容量为16K8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。 图C1.1 9. 提高存储器速度可采用哪些措施，请说出至少五种措施。措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用用双端口存储器，采用相联存储器，加长存储器的字长。10. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。操作码需用6位，操作数地址码需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作码6位D1 ：第一操作数地址，10位D2 ：第二操作数地址，10位D3 ：第三操作数地址，10位11. 举例说明存储器堆栈的原理及入栈、出栈的过程。所谓存储器堆栈，是把住存储器的一部分用作堆栈区入栈操作可描述为（A）MSP,(SP-1)SP出栈操作可描述为（SP+1）SP,(MSP)A12. 现有一64K2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。1. 设地址线x根，数据线y根，则 2xy=64K2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答13. 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：1. 若每个模块条为32K8位，共需几个模块条？2. 每个模块条内有多少片RAM芯片?3. 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？(2188）/（32k8）=8，故需8个模块(32k8）/（4k4）=16，故需16片芯片 共需816=128片芯片 为了选择各模块，需使用3:8译码器 即3根地址线选择模条。14. 试说明总线结构对计算机系统性能的影响。2. (1）最大存储容量 单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。 双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统 双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 （3）吞吐量 总线数量越多，吞吐能力越大15. CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1cache 命中率H，2Cache/主存系统的访问效率e，3平均访问时间Ta。解： 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4访问效率：（）+（）.平均访问时间 .n16. 指令格式如下所示，其中OP 为操作码，试分析指令格式特点。 18 12 10 9 5 4 0 OP 源寄存器 目标寄存器解：（1） 单字长二地址指令。（2） 操作码字段OP可以指定27=128条指令。（3） 源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操作数均存在寄存器中。（4） 这种指令结构常用于算术逻辑类指令。17. 已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：（1）若每个模板为32K16位，共需几个模块板?（2）每个模块内共有多少片RAM芯片?（3）主存共需多少RAM芯片？CPU如何选择模块板？解：（1）由于主存地址码给定18位，所以最大空间为218=256K，主存的最大容量为256K。现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。（2）每个模块板的存贮容量为32KB，现用4K4位的SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片SRAM芯片拼成4K8位（共8组），用地址码的低12位（A0 A11）直接接到芯片地址输入端，然后用地址码的高3位（A14 A12）通过 3：8 译码器输出分别接到8组芯片的片选端。共 82=16个S RAM （3）根据前面所得，共虚8个模板，每个模板上有16片芯片，故主存共需816=128片芯片（SRAM）。CPU选择各模块板的方法是：各模块板均用地址码A0 A14译码，而各模块的选择用地址码最高三位A17，A16，A15通过3：8译码器输出进行选择。18. 某16机机器所使用的指令格式和寻址方式如下所示，该机有20位基值寄存器，16个16位通用寄存器。指令汇编格式中的S（源），D（目标）都是通用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV（OP）=（A）H，STA（OP）=（1B）H，LDA（OP）=（3C）H。MOV是传送指令，STA为写数指令，LDA为读数指令如图B20.1 要求：（1）分析三种指令的指令格式与寻址方式特点。（2）CPU完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？ （F0F1）H （3CD2）H （2856）H （6DC6）H （1C2）H解：（1）第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令，RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字长二地址指令，RS型，R由目标寄存器决定，S由20位地址（直接寻址）决定。（2）处理机完成第一种指令所花的时间最短，因为RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为RS型指令，需要访问存储器。同时要进行寻址方式的变换运算（基址或变址），这也需要时间。第二指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。（3）根据以知条件：MOV（OP）=00010101，STA（OP）=011011，LDA（OP）=111100，将指令的十六进制格式转换为二进制代码且比较后可知：（F0F1）H （3CD2）H指令代表LDA指